source: src/linux/universal/linux-3.18/drivers/iommu/dmar.c @ 31869

Last change on this file since 31869 was 31869, checked in by brainslayer, 6 weeks ago

update

File size: 41.5 KB
Line 
1/*
2 * Copyright (c) 2006, Intel Corporation.
3 *
4 * This program is free software; you can redistribute it and/or modify it
5 * under the terms and conditions of the GNU General Public License,
6 * version 2, as published by the Free Software Foundation.
7 *
8 * This program is distributed in the hope it will be useful, but WITHOUT
9 * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
10 * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
11 * more details.
12 *
13 * You should have received a copy of the GNU General Public License along with
14 * this program; if not, write to the Free Software Foundation, Inc., 59 Temple
15 * Place - Suite 330, Boston, MA 02111-1307 USA.
16 *
17 * Copyright (C) 2006-2008 Intel Corporation
18 * Author: Ashok Raj <ashok.raj@intel.com>
19 * Author: Shaohua Li <shaohua.li@intel.com>
20 * Author: Anil S Keshavamurthy <anil.s.keshavamurthy@intel.com>
21 *
22 * This file implements early detection/parsing of Remapping Devices
23 * reported to OS through BIOS via DMA remapping reporting (DMAR) ACPI
24 * tables.
25 *
26 * These routines are used by both DMA-remapping and Interrupt-remapping
27 */
28
29#define pr_fmt(fmt) KBUILD_MODNAME ": " fmt /* has to precede printk.h */
30
31#include <linux/pci.h>
32#include <linux/dmar.h>
33#include <linux/iova.h>
34#include <linux/intel-iommu.h>
35#include <linux/timer.h>
36#include <linux/irq.h>
37#include <linux/interrupt.h>
38#include <linux/tboot.h>
39#include <linux/dmi.h>
40#include <linux/slab.h>
41#include <linux/iommu.h>
42#include <asm/irq_remapping.h>
43#include <asm/iommu_table.h>
44
45#include "irq_remapping.h"
46
47/*
48 * Assumptions:
49 * 1) The hotplug framework guarentees that DMAR unit will be hot-added
50 *    before IO devices managed by that unit.
51 * 2) The hotplug framework guarantees that DMAR unit will be hot-removed
52 *    after IO devices managed by that unit.
53 * 3) Hotplug events are rare.
54 *
55 * Locking rules for DMA and interrupt remapping related global data structures:
56 * 1) Use dmar_global_lock in process context
57 * 2) Use RCU in interrupt context
58 */
59DECLARE_RWSEM(dmar_global_lock);
60LIST_HEAD(dmar_drhd_units);
61
62struct acpi_table_header * __initdata dmar_tbl;
63static acpi_size dmar_tbl_size;
64static int dmar_dev_scope_status = 1;
65
66static int alloc_iommu(struct dmar_drhd_unit *drhd);
67static void free_iommu(struct intel_iommu *iommu);
68
69static void __init dmar_register_drhd_unit(struct dmar_drhd_unit *drhd)
70{
71        /*
72         * add INCLUDE_ALL at the tail, so scan the list will find it at
73         * the very end.
74         */
75        if (drhd->include_all)
76                list_add_tail_rcu(&drhd->list, &dmar_drhd_units);
77        else
78                list_add_rcu(&drhd->list, &dmar_drhd_units);
79}
80
81void *dmar_alloc_dev_scope(void *start, void *end, int *cnt)
82{
83        struct acpi_dmar_device_scope *scope;
84
85        *cnt = 0;
86        while (start < end) {
87                scope = start;
88                if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_NAMESPACE ||
89                    scope->entry_type == ACPI_DMAR_SCOPE_TYPE_ENDPOINT ||
90                    scope->entry_type == ACPI_DMAR_SCOPE_TYPE_BRIDGE)
91                        (*cnt)++;
92                else if (scope->entry_type != ACPI_DMAR_SCOPE_TYPE_IOAPIC &&
93                        scope->entry_type != ACPI_DMAR_SCOPE_TYPE_HPET) {
94                        pr_warn("Unsupported device scope\n");
95                }
96                start += scope->length;
97        }
98        if (*cnt == 0)
99                return NULL;
100
101        return kcalloc(*cnt, sizeof(struct dmar_dev_scope), GFP_KERNEL);
102}
103
104void dmar_free_dev_scope(struct dmar_dev_scope **devices, int *cnt)
105{
106        int i;
107        struct device *tmp_dev;
108
109        if (*devices && *cnt) {
110                for_each_active_dev_scope(*devices, *cnt, i, tmp_dev)
111                        put_device(tmp_dev);
112                kfree(*devices);
113        }
114
115        *devices = NULL;
116        *cnt = 0;
117}
118
119/* Optimize out kzalloc()/kfree() for normal cases */
120static char dmar_pci_notify_info_buf[64];
121
122static struct dmar_pci_notify_info *
123dmar_alloc_pci_notify_info(struct pci_dev *dev, unsigned long event)
124{
125        int level = 0;
126        size_t size;
127        struct pci_dev *tmp;
128        struct dmar_pci_notify_info *info;
129
130        BUG_ON(dev->is_virtfn);
131
132        /* Only generate path[] for device addition event */
133        if (event == BUS_NOTIFY_ADD_DEVICE)
134                for (tmp = dev; tmp; tmp = tmp->bus->self)
135                        level++;
136
137        size = sizeof(*info) + level * sizeof(struct acpi_dmar_pci_path);
138        if (size <= sizeof(dmar_pci_notify_info_buf)) {
139                info = (struct dmar_pci_notify_info *)dmar_pci_notify_info_buf;
140        } else {
141                info = kzalloc(size, GFP_KERNEL);
142                if (!info) {
143                        pr_warn("Out of memory when allocating notify_info "
144                                "for %s.\n", pci_name(dev));
145                        if (dmar_dev_scope_status == 0)
146                                dmar_dev_scope_status = -ENOMEM;
147                        return NULL;
148                }
149        }
150
151        info->event = event;
152        info->dev = dev;
153        info->seg = pci_domain_nr(dev->bus);
154        info->level = level;
155        if (event == BUS_NOTIFY_ADD_DEVICE) {
156                for (tmp = dev; tmp; tmp = tmp->bus->self) {
157                        level--;
158                        info->path[level].bus = tmp->bus->number;
159                        info->path[level].device = PCI_SLOT(tmp->devfn);
160                        info->path[level].function = PCI_FUNC(tmp->devfn);
161                        if (pci_is_root_bus(tmp->bus))
162                                info->bus = tmp->bus->number;
163                }
164        }
165
166        return info;
167}
168
169static inline void dmar_free_pci_notify_info(struct dmar_pci_notify_info *info)
170{
171        if ((void *)info != dmar_pci_notify_info_buf)
172                kfree(info);
173}
174
175static bool dmar_match_pci_path(struct dmar_pci_notify_info *info, int bus,
176                                struct acpi_dmar_pci_path *path, int count)
177{
178        int i;
179
180        if (info->bus != bus)
181                goto fallback;
182        if (info->level != count)
183                goto fallback;
184
185        for (i = 0; i < count; i++) {
186                if (path[i].device != info->path[i].device ||
187                    path[i].function != info->path[i].function)
188                        goto fallback;
189        }
190
191        return true;
192
193fallback:
194
195        if (count != 1)
196                return false;
197
198        i = info->level - 1;
199        if (bus              == info->path[i].bus &&
200            path[0].device   == info->path[i].device &&
201            path[0].function == info->path[i].function) {
202                pr_info(FW_BUG "RMRR entry for device %02x:%02x.%x is broken - applying workaround\n",
203                        bus, path[0].device, path[0].function);
204                return true;
205        }
206
207        return false;
208}
209
210/* Return: > 0 if match found, 0 if no match found, < 0 if error happens */
211int dmar_insert_dev_scope(struct dmar_pci_notify_info *info,
212                          void *start, void*end, u16 segment,
213                          struct dmar_dev_scope *devices,
214                          int devices_cnt)
215{
216        int i, level;
217        struct device *tmp, *dev = &info->dev->dev;
218        struct acpi_dmar_device_scope *scope;
219        struct acpi_dmar_pci_path *path;
220
221        if (segment != info->seg)
222                return 0;
223
224        for (; start < end; start += scope->length) {
225                scope = start;
226                if (scope->entry_type != ACPI_DMAR_SCOPE_TYPE_ENDPOINT &&
227                    scope->entry_type != ACPI_DMAR_SCOPE_TYPE_BRIDGE)
228                        continue;
229
230                path = (struct acpi_dmar_pci_path *)(scope + 1);
231                level = (scope->length - sizeof(*scope)) / sizeof(*path);
232                if (!dmar_match_pci_path(info, scope->bus, path, level))
233                        continue;
234
235                if ((scope->entry_type == ACPI_DMAR_SCOPE_TYPE_ENDPOINT) ^
236                    (info->dev->hdr_type == PCI_HEADER_TYPE_NORMAL)) {
237                        pr_warn("Device scope type does not match for %s\n",
238                                pci_name(info->dev));
239                        return -EINVAL;
240                }
241
242                for_each_dev_scope(devices, devices_cnt, i, tmp)
243                        if (tmp == NULL) {
244                                devices[i].bus = info->dev->bus->number;
245                                devices[i].devfn = info->dev->devfn;
246                                rcu_assign_pointer(devices[i].dev,
247                                                   get_device(dev));
248                                return 1;
249                        }
250                BUG_ON(i >= devices_cnt);
251        }
252
253        return 0;
254}
255
256int dmar_remove_dev_scope(struct dmar_pci_notify_info *info, u16 segment,
257                          struct dmar_dev_scope *devices, int count)
258{
259        int index;
260        struct device *tmp;
261
262        if (info->seg != segment)
263                return 0;
264
265        for_each_active_dev_scope(devices, count, index, tmp)
266                if (tmp == &info->dev->dev) {
267                        RCU_INIT_POINTER(devices[index].dev, NULL);
268                        synchronize_rcu();
269                        put_device(tmp);
270                        return 1;
271                }
272
273        return 0;
274}
275
276static int dmar_pci_bus_add_dev(struct dmar_pci_notify_info *info)
277{
278        int ret = 0;
279        struct dmar_drhd_unit *dmaru;
280        struct acpi_dmar_hardware_unit *drhd;
281
282        for_each_drhd_unit(dmaru) {
283                if (dmaru->include_all)
284                        continue;
285
286                drhd = container_of(dmaru->hdr,
287                                    struct acpi_dmar_hardware_unit, header);
288                ret = dmar_insert_dev_scope(info, (void *)(drhd + 1),
289                                ((void *)drhd) + drhd->header.length,
290                                dmaru->segment,
291                                dmaru->devices, dmaru->devices_cnt);
292                if (ret != 0)
293                        break;
294        }
295        if (ret >= 0)
296                ret = dmar_iommu_notify_scope_dev(info);
297        if (ret < 0 && dmar_dev_scope_status == 0)
298                dmar_dev_scope_status = ret;
299
300        return ret;
301}
302
303static void  dmar_pci_bus_del_dev(struct dmar_pci_notify_info *info)
304{
305        struct dmar_drhd_unit *dmaru;
306
307        for_each_drhd_unit(dmaru)
308                if (dmar_remove_dev_scope(info, dmaru->segment,
309                        dmaru->devices, dmaru->devices_cnt))
310                        break;
311        dmar_iommu_notify_scope_dev(info);
312}
313
314static int dmar_pci_bus_notifier(struct notifier_block *nb,
315                                 unsigned long action, void *data)
316{
317        struct pci_dev *pdev = to_pci_dev(data);
318        struct dmar_pci_notify_info *info;
319
320        /* Only care about add/remove events for physical functions.
321         * For VFs we actually do the lookup based on the corresponding
322         * PF in device_to_iommu() anyway. */
323        if (pdev->is_virtfn)
324                return NOTIFY_DONE;
325        if (action != BUS_NOTIFY_ADD_DEVICE && action != BUS_NOTIFY_DEL_DEVICE)
326                return NOTIFY_DONE;
327
328        info = dmar_alloc_pci_notify_info(pdev, action);
329        if (!info)
330                return NOTIFY_DONE;
331
332        down_write(&dmar_global_lock);
333        if (action == BUS_NOTIFY_ADD_DEVICE)
334                dmar_pci_bus_add_dev(info);
335        else if (action == BUS_NOTIFY_DEL_DEVICE)
336                dmar_pci_bus_del_dev(info);
337        up_write(&dmar_global_lock);
338
339        dmar_free_pci_notify_info(info);
340
341        return NOTIFY_OK;
342}
343
344static struct notifier_block dmar_pci_bus_nb = {
345        .notifier_call = dmar_pci_bus_notifier,
346        .priority = INT_MIN,
347};
348
349/**
350 * dmar_parse_one_drhd - parses exactly one DMA remapping hardware definition
351 * structure which uniquely represent one DMA remapping hardware unit
352 * present in the platform
353 */
354static int __init
355dmar_parse_one_drhd(struct acpi_dmar_header *header)
356{
357        struct acpi_dmar_hardware_unit *drhd;
358        struct dmar_drhd_unit *dmaru;
359        int ret = 0;
360
361        drhd = (struct acpi_dmar_hardware_unit *)header;
362        dmaru = kzalloc(sizeof(*dmaru), GFP_KERNEL);
363        if (!dmaru)
364                return -ENOMEM;
365
366        dmaru->hdr = header;
367        dmaru->reg_base_addr = drhd->address;
368        dmaru->segment = drhd->segment;
369        dmaru->include_all = drhd->flags & 0x1; /* BIT0: INCLUDE_ALL */
370        dmaru->devices = dmar_alloc_dev_scope((void *)(drhd + 1),
371                                              ((void *)drhd) + drhd->header.length,
372                                              &dmaru->devices_cnt);
373        if (dmaru->devices_cnt && dmaru->devices == NULL) {
374                kfree(dmaru);
375                return -ENOMEM;
376        }
377
378        ret = alloc_iommu(dmaru);
379        if (ret) {
380                dmar_free_dev_scope(&dmaru->devices,
381                                    &dmaru->devices_cnt);
382                kfree(dmaru);
383                return ret;
384        }
385        dmar_register_drhd_unit(dmaru);
386        return 0;
387}
388
389static void dmar_free_drhd(struct dmar_drhd_unit *dmaru)
390{
391        if (dmaru->devices && dmaru->devices_cnt)
392                dmar_free_dev_scope(&dmaru->devices, &dmaru->devices_cnt);
393        if (dmaru->iommu)
394                free_iommu(dmaru->iommu);
395        kfree(dmaru);
396}
397
398static int __init dmar_parse_one_andd(struct acpi_dmar_header *header)
399{
400        struct acpi_dmar_andd *andd = (void *)header;
401
402        /* Check for NUL termination within the designated length */
403        if (strnlen(andd->device_name, header->length - 8) == header->length - 8) {
404                WARN_TAINT(1, TAINT_FIRMWARE_WORKAROUND,
405                           "Your BIOS is broken; ANDD object name is not NUL-terminated\n"
406                           "BIOS vendor: %s; Ver: %s; Product Version: %s\n",
407                           dmi_get_system_info(DMI_BIOS_VENDOR),
408                           dmi_get_system_info(DMI_BIOS_VERSION),
409                           dmi_get_system_info(DMI_PRODUCT_VERSION));
410                return -EINVAL;
411        }
412        pr_info("ANDD device: %x name: %s\n", andd->device_number,
413                andd->device_name);
414
415        return 0;
416}
417
418#ifdef CONFIG_ACPI_NUMA
419static int __init
420dmar_parse_one_rhsa(struct acpi_dmar_header *header)
421{
422        struct acpi_dmar_rhsa *rhsa;
423        struct dmar_drhd_unit *drhd;
424
425        rhsa = (struct acpi_dmar_rhsa *)header;
426        for_each_drhd_unit(drhd) {
427                if (drhd->reg_base_addr == rhsa->base_address) {
428                        int node = acpi_map_pxm_to_node(rhsa->proximity_domain);
429
430                        if (!node_online(node))
431                                node = -1;
432                        drhd->iommu->node = node;
433                        return 0;
434                }
435        }
436        WARN_TAINT(
437                1, TAINT_FIRMWARE_WORKAROUND,
438                "Your BIOS is broken; RHSA refers to non-existent DMAR unit at %llx\n"
439                "BIOS vendor: %s; Ver: %s; Product Version: %s\n",
440                drhd->reg_base_addr,
441                dmi_get_system_info(DMI_BIOS_VENDOR),
442                dmi_get_system_info(DMI_BIOS_VERSION),
443                dmi_get_system_info(DMI_PRODUCT_VERSION));
444
445        return 0;
446}
447#endif
448
449static void __init
450dmar_table_print_dmar_entry(struct acpi_dmar_header *header)
451{
452        struct acpi_dmar_hardware_unit *drhd;
453        struct acpi_dmar_reserved_memory *rmrr;
454        struct acpi_dmar_atsr *atsr;
455        struct acpi_dmar_rhsa *rhsa;
456
457        switch (header->type) {
458        case ACPI_DMAR_TYPE_HARDWARE_UNIT:
459                drhd = container_of(header, struct acpi_dmar_hardware_unit,
460                                    header);
461                pr_info("DRHD base: %#016Lx flags: %#x\n",
462                        (unsigned long long)drhd->address, drhd->flags);
463                break;
464        case ACPI_DMAR_TYPE_RESERVED_MEMORY:
465                rmrr = container_of(header, struct acpi_dmar_reserved_memory,
466                                    header);
467                pr_info("RMRR base: %#016Lx end: %#016Lx\n",
468                        (unsigned long long)rmrr->base_address,
469                        (unsigned long long)rmrr->end_address);
470                break;
471        case ACPI_DMAR_TYPE_ROOT_ATS:
472                atsr = container_of(header, struct acpi_dmar_atsr, header);
473                pr_info("ATSR flags: %#x\n", atsr->flags);
474                break;
475        case ACPI_DMAR_TYPE_HARDWARE_AFFINITY:
476                rhsa = container_of(header, struct acpi_dmar_rhsa, header);
477                pr_info("RHSA base: %#016Lx proximity domain: %#x\n",
478                       (unsigned long long)rhsa->base_address,
479                       rhsa->proximity_domain);
480                break;
481        case ACPI_DMAR_TYPE_NAMESPACE:
482                /* We don't print this here because we need to sanity-check
483                   it first. So print it in dmar_parse_one_andd() instead. */
484                break;
485        }
486}
487
488/**
489 * dmar_table_detect - checks to see if the platform supports DMAR devices
490 */
491static int __init dmar_table_detect(void)
492{
493        acpi_status status = AE_OK;
494
495        /* if we could find DMAR table, then there are DMAR devices */
496        status = acpi_get_table_with_size(ACPI_SIG_DMAR, 0,
497                                (struct acpi_table_header **)&dmar_tbl,
498                                &dmar_tbl_size);
499
500        if (ACPI_SUCCESS(status) && !dmar_tbl) {
501                pr_warn("Unable to map DMAR\n");
502                status = AE_NOT_FOUND;
503        }
504
505        return (ACPI_SUCCESS(status) ? 1 : 0);
506}
507
508/**
509 * parse_dmar_table - parses the DMA reporting table
510 */
511static int __init
512parse_dmar_table(void)
513{
514        struct acpi_table_dmar *dmar;
515        struct acpi_dmar_header *entry_header;
516        int ret = 0;
517        int drhd_count = 0;
518
519        /*
520         * Do it again, earlier dmar_tbl mapping could be mapped with
521         * fixed map.
522         */
523        dmar_table_detect();
524
525        /*
526         * ACPI tables may not be DMA protected by tboot, so use DMAR copy
527         * SINIT saved in SinitMleData in TXT heap (which is DMA protected)
528         */
529        dmar_tbl = tboot_get_dmar_table(dmar_tbl);
530
531        dmar = (struct acpi_table_dmar *)dmar_tbl;
532        if (!dmar)
533                return -ENODEV;
534
535        if (dmar->width < PAGE_SHIFT - 1) {
536                pr_warn("Invalid DMAR haw\n");
537                return -EINVAL;
538        }
539
540        pr_info("Host address width %d\n", dmar->width + 1);
541
542        entry_header = (struct acpi_dmar_header *)(dmar + 1);
543        while (((unsigned long)entry_header) <
544                        (((unsigned long)dmar) + dmar_tbl->length)) {
545                /* Avoid looping forever on bad ACPI tables */
546                if (entry_header->length == 0) {
547                        pr_warn("Invalid 0-length structure\n");
548                        ret = -EINVAL;
549                        break;
550                }
551
552                dmar_table_print_dmar_entry(entry_header);
553
554                switch (entry_header->type) {
555                case ACPI_DMAR_TYPE_HARDWARE_UNIT:
556                        drhd_count++;
557                        ret = dmar_parse_one_drhd(entry_header);
558                        break;
559                case ACPI_DMAR_TYPE_RESERVED_MEMORY:
560                        ret = dmar_parse_one_rmrr(entry_header);
561                        break;
562                case ACPI_DMAR_TYPE_ROOT_ATS:
563                        ret = dmar_parse_one_atsr(entry_header);
564                        break;
565                case ACPI_DMAR_TYPE_HARDWARE_AFFINITY:
566#ifdef CONFIG_ACPI_NUMA
567                        ret = dmar_parse_one_rhsa(entry_header);
568#endif
569                        break;
570                case ACPI_DMAR_TYPE_NAMESPACE:
571                        ret = dmar_parse_one_andd(entry_header);
572                        break;
573                default:
574                        pr_warn("Unknown DMAR structure type %d\n",
575                                entry_header->type);
576                        ret = 0; /* for forward compatibility */
577                        break;
578                }
579                if (ret)
580                        break;
581
582                entry_header = ((void *)entry_header + entry_header->length);
583        }
584        if (drhd_count == 0)
585                pr_warn(FW_BUG "No DRHD structure found in DMAR table\n");
586        return ret;
587}
588
589static int dmar_pci_device_match(struct dmar_dev_scope devices[],
590                                 int cnt, struct pci_dev *dev)
591{
592        int index;
593        struct device *tmp;
594
595        while (dev) {
596                for_each_active_dev_scope(devices, cnt, index, tmp)
597                        if (dev_is_pci(tmp) && dev == to_pci_dev(tmp))
598                                return 1;
599
600                /* Check our parent */
601                dev = dev->bus->self;
602        }
603
604        return 0;
605}
606
607struct dmar_drhd_unit *
608dmar_find_matched_drhd_unit(struct pci_dev *dev)
609{
610        struct dmar_drhd_unit *dmaru;
611        struct acpi_dmar_hardware_unit *drhd;
612
613        dev = pci_physfn(dev);
614
615        rcu_read_lock();
616        for_each_drhd_unit(dmaru) {
617                drhd = container_of(dmaru->hdr,
618                                    struct acpi_dmar_hardware_unit,
619                                    header);
620
621                if (dmaru->include_all &&
622                    drhd->segment == pci_domain_nr(dev->bus))
623                        goto out;
624
625                if (dmar_pci_device_match(dmaru->devices,
626                                          dmaru->devices_cnt, dev))
627                        goto out;
628        }
629        dmaru = NULL;
630out:
631        rcu_read_unlock();
632
633        return dmaru;
634}
635
636static void __init dmar_acpi_insert_dev_scope(u8 device_number,
637                                              struct acpi_device *adev)
638{
639        struct dmar_drhd_unit *dmaru;
640        struct acpi_dmar_hardware_unit *drhd;
641        struct acpi_dmar_device_scope *scope;
642        struct device *tmp;
643        int i;
644        struct acpi_dmar_pci_path *path;
645
646        for_each_drhd_unit(dmaru) {
647                drhd = container_of(dmaru->hdr,
648                                    struct acpi_dmar_hardware_unit,
649                                    header);
650
651                for (scope = (void *)(drhd + 1);
652                     (unsigned long)scope < ((unsigned long)drhd) + drhd->header.length;
653                     scope = ((void *)scope) + scope->length) {
654                        if (scope->entry_type != ACPI_DMAR_SCOPE_TYPE_NAMESPACE)
655                                continue;
656                        if (scope->enumeration_id != device_number)
657                                continue;
658
659                        path = (void *)(scope + 1);
660                        pr_info("ACPI device \"%s\" under DMAR at %llx as %02x:%02x.%d\n",
661                                dev_name(&adev->dev), dmaru->reg_base_addr,
662                                scope->bus, path->device, path->function);
663                        for_each_dev_scope(dmaru->devices, dmaru->devices_cnt, i, tmp)
664                                if (tmp == NULL) {
665                                        dmaru->devices[i].bus = scope->bus;
666                                        dmaru->devices[i].devfn = PCI_DEVFN(path->device,
667                                                                            path->function);
668                                        rcu_assign_pointer(dmaru->devices[i].dev,
669                                                           get_device(&adev->dev));
670                                        return;
671                                }
672                        BUG_ON(i >= dmaru->devices_cnt);
673                }
674        }
675        pr_warn("No IOMMU scope found for ANDD enumeration ID %d (%s)\n",
676                device_number, dev_name(&adev->dev));
677}
678
679static int __init dmar_acpi_dev_scope_init(void)
680{
681        struct acpi_dmar_andd *andd;
682
683        if (dmar_tbl == NULL)
684                return -ENODEV;
685
686        for (andd = (void *)dmar_tbl + sizeof(struct acpi_table_dmar);
687             ((unsigned long)andd) < ((unsigned long)dmar_tbl) + dmar_tbl->length;
688             andd = ((void *)andd) + andd->header.length) {
689                if (andd->header.type == ACPI_DMAR_TYPE_NAMESPACE) {
690                        acpi_handle h;
691                        struct acpi_device *adev;
692
693                        if (!ACPI_SUCCESS(acpi_get_handle(ACPI_ROOT_OBJECT,
694                                                          andd->device_name,
695                                                          &h))) {
696                                pr_err("Failed to find handle for ACPI object %s\n",
697                                       andd->device_name);
698                                continue;
699                        }
700                        if (acpi_bus_get_device(h, &adev)) {
701                                pr_err("Failed to get device for ACPI object %s\n",
702                                       andd->device_name);
703                                continue;
704                        }
705                        dmar_acpi_insert_dev_scope(andd->device_number, adev);
706                }
707        }
708        return 0;
709}
710
711int __init dmar_dev_scope_init(void)
712{
713        struct pci_dev *dev = NULL;
714        struct dmar_pci_notify_info *info;
715
716        if (dmar_dev_scope_status != 1)
717                return dmar_dev_scope_status;
718
719        if (list_empty(&dmar_drhd_units)) {
720                dmar_dev_scope_status = -ENODEV;
721        } else {
722                dmar_dev_scope_status = 0;
723
724                dmar_acpi_dev_scope_init();
725
726                for_each_pci_dev(dev) {
727                        if (dev->is_virtfn)
728                                continue;
729
730                        info = dmar_alloc_pci_notify_info(dev,
731                                        BUS_NOTIFY_ADD_DEVICE);
732                        if (!info) {
733                                return dmar_dev_scope_status;
734                        } else {
735                                dmar_pci_bus_add_dev(info);
736                                dmar_free_pci_notify_info(info);
737                        }
738                }
739
740                bus_register_notifier(&pci_bus_type, &dmar_pci_bus_nb);
741        }
742
743        return dmar_dev_scope_status;
744}
745
746
747int __init dmar_table_init(void)
748{
749        static int dmar_table_initialized;
750        int ret;
751
752        if (dmar_table_initialized == 0) {
753                ret = parse_dmar_table();
754                if (ret < 0) {
755                        if (ret != -ENODEV)
756                                pr_info("parse DMAR table failure.\n");
757                } else  if (list_empty(&dmar_drhd_units)) {
758                        pr_info("No DMAR devices found\n");
759                        ret = -ENODEV;
760                }
761
762                if (ret < 0)
763                        dmar_table_initialized = ret;
764                else
765                        dmar_table_initialized = 1;
766        }
767
768        return dmar_table_initialized < 0 ? dmar_table_initialized : 0;
769}
770
771static void warn_invalid_dmar(u64 addr, const char *message)
772{
773        WARN_TAINT_ONCE(
774                1, TAINT_FIRMWARE_WORKAROUND,
775                "Your BIOS is broken; DMAR reported at address %llx%s!\n"
776                "BIOS vendor: %s; Ver: %s; Product Version: %s\n",
777                addr, message,
778                dmi_get_system_info(DMI_BIOS_VENDOR),
779                dmi_get_system_info(DMI_BIOS_VERSION),
780                dmi_get_system_info(DMI_PRODUCT_VERSION));
781}
782
783static int __init check_zero_address(void)
784{
785        struct acpi_table_dmar *dmar;
786        struct acpi_dmar_header *entry_header;
787        struct acpi_dmar_hardware_unit *drhd;
788
789        dmar = (struct acpi_table_dmar *)dmar_tbl;
790        entry_header = (struct acpi_dmar_header *)(dmar + 1);
791
792        while (((unsigned long)entry_header) <
793                        (((unsigned long)dmar) + dmar_tbl->length)) {
794                /* Avoid looping forever on bad ACPI tables */
795                if (entry_header->length == 0) {
796                        pr_warn("Invalid 0-length structure\n");
797                        return 0;
798                }
799
800                if (entry_header->type == ACPI_DMAR_TYPE_HARDWARE_UNIT) {
801                        void __iomem *addr;
802                        u64 cap, ecap;
803
804                        drhd = (void *)entry_header;
805                        if (!drhd->address) {
806                                warn_invalid_dmar(0, "");
807                                goto failed;
808                        }
809
810                        addr = early_ioremap(drhd->address, VTD_PAGE_SIZE);
811                        if (!addr ) {
812                                printk("IOMMU: can't validate: %llx\n", drhd->address);
813                                goto failed;
814                        }
815                        cap = dmar_readq(addr + DMAR_CAP_REG);
816                        ecap = dmar_readq(addr + DMAR_ECAP_REG);
817                        early_iounmap(addr, VTD_PAGE_SIZE);
818                        if (cap == (uint64_t)-1 && ecap == (uint64_t)-1) {
819                                warn_invalid_dmar(drhd->address,
820                                                  " returns all ones");
821                                goto failed;
822                        }
823                }
824
825                entry_header = ((void *)entry_header + entry_header->length);
826        }
827        return 1;
828
829failed:
830        return 0;
831}
832
833int __init detect_intel_iommu(void)
834{
835        int ret;
836
837        down_write(&dmar_global_lock);
838        ret = dmar_table_detect();
839        if (ret)
840                ret = check_zero_address();
841        {
842                if (ret && !no_iommu && !iommu_detected && !dmar_disabled) {
843                        iommu_detected = 1;
844                        /* Make sure ACS will be enabled */
845                        pci_request_acs();
846                }
847
848#ifdef CONFIG_X86
849                if (ret)
850                        x86_init.iommu.iommu_init = intel_iommu_init;
851#endif
852        }
853        early_acpi_os_unmap_memory((void __iomem *)dmar_tbl, dmar_tbl_size);
854        dmar_tbl = NULL;
855        up_write(&dmar_global_lock);
856
857        return ret ? 1 : -ENODEV;
858}
859
860
861static void unmap_iommu(struct intel_iommu *iommu)
862{
863        iounmap(iommu->reg);
864        release_mem_region(iommu->reg_phys, iommu->reg_size);
865}
866
867/**
868 * map_iommu: map the iommu's registers
869 * @iommu: the iommu to map
870 * @phys_addr: the physical address of the base resgister
871 *
872 * Memory map the iommu's registers.  Start w/ a single page, and
873 * possibly expand if that turns out to be insufficent.
874 */
875static int map_iommu(struct intel_iommu *iommu, u64 phys_addr)
876{
877        int map_size, err=0;
878
879        iommu->reg_phys = phys_addr;
880        iommu->reg_size = VTD_PAGE_SIZE;
881
882        if (!request_mem_region(iommu->reg_phys, iommu->reg_size, iommu->name)) {
883                pr_err("IOMMU: can't reserve memory\n");
884                err = -EBUSY;
885                goto out;
886        }
887
888        iommu->reg = ioremap(iommu->reg_phys, iommu->reg_size);
889        if (!iommu->reg) {
890                pr_err("IOMMU: can't map the region\n");
891                err = -ENOMEM;
892                goto release;
893        }
894
895        iommu->cap = dmar_readq(iommu->reg + DMAR_CAP_REG);
896        iommu->ecap = dmar_readq(iommu->reg + DMAR_ECAP_REG);
897
898        if (iommu->cap == (uint64_t)-1 && iommu->ecap == (uint64_t)-1) {
899                err = -EINVAL;
900                warn_invalid_dmar(phys_addr, " returns all ones");
901                goto unmap;
902        }
903
904        /* the registers might be more than one page */
905        map_size = max_t(int, ecap_max_iotlb_offset(iommu->ecap),
906                         cap_max_fault_reg_offset(iommu->cap));
907        map_size = VTD_PAGE_ALIGN(map_size);
908        if (map_size > iommu->reg_size) {
909                iounmap(iommu->reg);
910                release_mem_region(iommu->reg_phys, iommu->reg_size);
911                iommu->reg_size = map_size;
912                if (!request_mem_region(iommu->reg_phys, iommu->reg_size,
913                                        iommu->name)) {
914                        pr_err("IOMMU: can't reserve memory\n");
915                        err = -EBUSY;
916                        goto out;
917                }
918                iommu->reg = ioremap(iommu->reg_phys, iommu->reg_size);
919                if (!iommu->reg) {
920                        pr_err("IOMMU: can't map the region\n");
921                        err = -ENOMEM;
922                        goto release;
923                }
924        }
925        err = 0;
926        goto out;
927
928unmap:
929        iounmap(iommu->reg);
930release:
931        release_mem_region(iommu->reg_phys, iommu->reg_size);
932out:
933        return err;
934}
935
936static int alloc_iommu(struct dmar_drhd_unit *drhd)
937{
938        struct intel_iommu *iommu;
939        u32 ver, sts;
940        static int iommu_allocated = 0;
941        int agaw = 0;
942        int msagaw = 0;
943        int err;
944
945        if (!drhd->reg_base_addr) {
946                warn_invalid_dmar(0, "");
947                return -EINVAL;
948        }
949
950        iommu = kzalloc(sizeof(*iommu), GFP_KERNEL);
951        if (!iommu)
952                return -ENOMEM;
953
954        iommu->seq_id = iommu_allocated++;
955        sprintf (iommu->name, "dmar%d", iommu->seq_id);
956
957        err = map_iommu(iommu, drhd->reg_base_addr);
958        if (err) {
959                pr_err("IOMMU: failed to map %s\n", iommu->name);
960                goto error;
961        }
962
963        err = -EINVAL;
964        agaw = iommu_calculate_agaw(iommu);
965        if (agaw < 0) {
966                pr_err("Cannot get a valid agaw for iommu (seq_id = %d)\n",
967                        iommu->seq_id);
968                goto err_unmap;
969        }
970        msagaw = iommu_calculate_max_sagaw(iommu);
971        if (msagaw < 0) {
972                pr_err("Cannot get a valid max agaw for iommu (seq_id = %d)\n",
973                        iommu->seq_id);
974                goto err_unmap;
975        }
976        iommu->agaw = agaw;
977        iommu->msagaw = msagaw;
978        iommu->segment = drhd->segment;
979
980        iommu->node = -1;
981
982        ver = readl(iommu->reg + DMAR_VER_REG);
983        pr_info("IOMMU %d: reg_base_addr %llx ver %d:%d cap %llx ecap %llx\n",
984                iommu->seq_id,
985                (unsigned long long)drhd->reg_base_addr,
986                DMAR_VER_MAJOR(ver), DMAR_VER_MINOR(ver),
987                (unsigned long long)iommu->cap,
988                (unsigned long long)iommu->ecap);
989
990        /* Reflect status in gcmd */
991        sts = readl(iommu->reg + DMAR_GSTS_REG);
992        if (sts & DMA_GSTS_IRES)
993                iommu->gcmd |= DMA_GCMD_IRE;
994        if (sts & DMA_GSTS_TES)
995                iommu->gcmd |= DMA_GCMD_TE;
996        if (sts & DMA_GSTS_QIES)
997                iommu->gcmd |= DMA_GCMD_QIE;
998
999        raw_spin_lock_init(&iommu->register_lock);
1000
1001        drhd->iommu = iommu;
1002
1003        if (intel_iommu_enabled)
1004                iommu->iommu_dev = iommu_device_create(NULL, iommu,
1005                                                       intel_iommu_groups,
1006                                                       iommu->name);
1007
1008        return 0;
1009
1010 err_unmap:
1011        unmap_iommu(iommu);
1012 error:
1013        kfree(iommu);
1014        return err;
1015}
1016
1017static void free_iommu(struct intel_iommu *iommu)
1018{
1019        iommu_device_destroy(iommu->iommu_dev);
1020
1021        if (iommu->irq) {
1022                free_irq(iommu->irq, iommu);
1023                irq_set_handler_data(iommu->irq, NULL);
1024                dmar_free_hwirq(iommu->irq);
1025        }
1026
1027        if (iommu->qi) {
1028                free_page((unsigned long)iommu->qi->desc);
1029                kfree(iommu->qi->desc_status);
1030                kfree(iommu->qi);
1031        }
1032
1033        if (iommu->reg)
1034                unmap_iommu(iommu);
1035
1036        kfree(iommu);
1037}
1038
1039/*
1040 * Reclaim all the submitted descriptors which have completed its work.
1041 */
1042static inline void reclaim_free_desc(struct q_inval *qi)
1043{
1044        while (qi->desc_status[qi->free_tail] == QI_DONE ||
1045               qi->desc_status[qi->free_tail] == QI_ABORT) {
1046                qi->desc_status[qi->free_tail] = QI_FREE;
1047                qi->free_tail = (qi->free_tail + 1) % QI_LENGTH;
1048                qi->free_cnt++;
1049        }
1050}
1051
1052static int qi_check_fault(struct intel_iommu *iommu, int index)
1053{
1054        u32 fault;
1055        int head, tail;
1056        struct q_inval *qi = iommu->qi;
1057        int wait_index = (index + 1) % QI_LENGTH;
1058
1059        if (qi->desc_status[wait_index] == QI_ABORT)
1060                return -EAGAIN;
1061
1062        fault = readl(iommu->reg + DMAR_FSTS_REG);
1063
1064        /*
1065         * If IQE happens, the head points to the descriptor associated
1066         * with the error. No new descriptors are fetched until the IQE
1067         * is cleared.
1068         */
1069        if (fault & DMA_FSTS_IQE) {
1070                head = readl(iommu->reg + DMAR_IQH_REG);
1071                if ((head >> DMAR_IQ_SHIFT) == index) {
1072                        pr_err("VT-d detected invalid descriptor: "
1073                                "low=%llx, high=%llx\n",
1074                                (unsigned long long)qi->desc[index].low,
1075                                (unsigned long long)qi->desc[index].high);
1076                        memcpy(&qi->desc[index], &qi->desc[wait_index],
1077                                        sizeof(struct qi_desc));
1078                        __iommu_flush_cache(iommu, &qi->desc[index],
1079                                        sizeof(struct qi_desc));
1080                        writel(DMA_FSTS_IQE, iommu->reg + DMAR_FSTS_REG);
1081                        return -EINVAL;
1082                }
1083        }
1084
1085        /*
1086         * If ITE happens, all pending wait_desc commands are aborted.
1087         * No new descriptors are fetched until the ITE is cleared.
1088         */
1089        if (fault & DMA_FSTS_ITE) {
1090                head = readl(iommu->reg + DMAR_IQH_REG);
1091                head = ((head >> DMAR_IQ_SHIFT) - 1 + QI_LENGTH) % QI_LENGTH;
1092                head |= 1;
1093                tail = readl(iommu->reg + DMAR_IQT_REG);
1094                tail = ((tail >> DMAR_IQ_SHIFT) - 1 + QI_LENGTH) % QI_LENGTH;
1095
1096                writel(DMA_FSTS_ITE, iommu->reg + DMAR_FSTS_REG);
1097
1098                do {
1099                        if (qi->desc_status[head] == QI_IN_USE)
1100                                qi->desc_status[head] = QI_ABORT;
1101                        head = (head - 2 + QI_LENGTH) % QI_LENGTH;
1102                } while (head != tail);
1103
1104                if (qi->desc_status[wait_index] == QI_ABORT)
1105                        return -EAGAIN;
1106        }
1107
1108        if (fault & DMA_FSTS_ICE)
1109                writel(DMA_FSTS_ICE, iommu->reg + DMAR_FSTS_REG);
1110
1111        return 0;
1112}
1113
1114/*
1115 * Submit the queued invalidation descriptor to the remapping
1116 * hardware unit and wait for its completion.
1117 */
1118int qi_submit_sync(struct qi_desc *desc, struct intel_iommu *iommu)
1119{
1120        int rc;
1121        struct q_inval *qi = iommu->qi;
1122        struct qi_desc *hw, wait_desc;
1123        int wait_index, index;
1124        unsigned long flags;
1125
1126        if (!qi)
1127                return 0;
1128
1129        hw = qi->desc;
1130
1131restart:
1132        rc = 0;
1133
1134        raw_spin_lock_irqsave(&qi->q_lock, flags);
1135        while (qi->free_cnt < 3) {
1136                raw_spin_unlock_irqrestore(&qi->q_lock, flags);
1137                cpu_relax();
1138                raw_spin_lock_irqsave(&qi->q_lock, flags);
1139        }
1140
1141        index = qi->free_head;
1142        wait_index = (index + 1) % QI_LENGTH;
1143
1144        qi->desc_status[index] = qi->desc_status[wait_index] = QI_IN_USE;
1145
1146        hw[index] = *desc;
1147
1148        wait_desc.low = QI_IWD_STATUS_DATA(QI_DONE) |
1149                        QI_IWD_STATUS_WRITE | QI_IWD_TYPE;
1150        wait_desc.high = virt_to_phys(&qi->desc_status[wait_index]);
1151
1152        hw[wait_index] = wait_desc;
1153
1154        __iommu_flush_cache(iommu, &hw[index], sizeof(struct qi_desc));
1155        __iommu_flush_cache(iommu, &hw[wait_index], sizeof(struct qi_desc));
1156
1157        qi->free_head = (qi->free_head + 2) % QI_LENGTH;
1158        qi->free_cnt -= 2;
1159
1160        /*
1161         * update the HW tail register indicating the presence of
1162         * new descriptors.
1163         */
1164        writel(qi->free_head << DMAR_IQ_SHIFT, iommu->reg + DMAR_IQT_REG);
1165
1166        while (qi->desc_status[wait_index] != QI_DONE) {
1167                /*
1168                 * We will leave the interrupts disabled, to prevent interrupt
1169                 * context to queue another cmd while a cmd is already submitted
1170                 * and waiting for completion on this cpu. This is to avoid
1171                 * a deadlock where the interrupt context can wait indefinitely
1172                 * for free slots in the queue.
1173                 */
1174                rc = qi_check_fault(iommu, index);
1175                if (rc)
1176                        break;
1177
1178                raw_spin_unlock(&qi->q_lock);
1179                cpu_relax();
1180                raw_spin_lock(&qi->q_lock);
1181        }
1182
1183        qi->desc_status[index] = QI_DONE;
1184
1185        reclaim_free_desc(qi);
1186        raw_spin_unlock_irqrestore(&qi->q_lock, flags);
1187
1188        if (rc == -EAGAIN)
1189                goto restart;
1190
1191        return rc;
1192}
1193
1194/*
1195 * Flush the global interrupt entry cache.
1196 */
1197void qi_global_iec(struct intel_iommu *iommu)
1198{
1199        struct qi_desc desc;
1200
1201        desc.low = QI_IEC_TYPE;
1202        desc.high = 0;
1203
1204        /* should never fail */
1205        qi_submit_sync(&desc, iommu);
1206}
1207
1208void qi_flush_context(struct intel_iommu *iommu, u16 did, u16 sid, u8 fm,
1209                      u64 type)
1210{
1211        struct qi_desc desc;
1212
1213        desc.low = QI_CC_FM(fm) | QI_CC_SID(sid) | QI_CC_DID(did)
1214                        | QI_CC_GRAN(type) | QI_CC_TYPE;
1215        desc.high = 0;
1216
1217        qi_submit_sync(&desc, iommu);
1218}
1219
1220void qi_flush_iotlb(struct intel_iommu *iommu, u16 did, u64 addr,
1221                    unsigned int size_order, u64 type)
1222{
1223        u8 dw = 0, dr = 0;
1224
1225        struct qi_desc desc;
1226        int ih = 0;
1227
1228        if (cap_write_drain(iommu->cap))
1229                dw = 1;
1230
1231        if (cap_read_drain(iommu->cap))
1232                dr = 1;
1233
1234        desc.low = QI_IOTLB_DID(did) | QI_IOTLB_DR(dr) | QI_IOTLB_DW(dw)
1235                | QI_IOTLB_GRAN(type) | QI_IOTLB_TYPE;
1236        desc.high = QI_IOTLB_ADDR(addr) | QI_IOTLB_IH(ih)
1237                | QI_IOTLB_AM(size_order);
1238
1239        qi_submit_sync(&desc, iommu);
1240}
1241
1242void qi_flush_dev_iotlb(struct intel_iommu *iommu, u16 sid, u16 qdep,
1243                        u64 addr, unsigned mask)
1244{
1245        struct qi_desc desc;
1246
1247        if (mask) {
1248                BUG_ON(addr & ((1 << (VTD_PAGE_SHIFT + mask)) - 1));
1249                addr |= (1 << (VTD_PAGE_SHIFT + mask - 1)) - 1;
1250                desc.high = QI_DEV_IOTLB_ADDR(addr) | QI_DEV_IOTLB_SIZE;
1251        } else
1252                desc.high = QI_DEV_IOTLB_ADDR(addr);
1253
1254        if (qdep >= QI_DEV_IOTLB_MAX_INVS)
1255                qdep = 0;
1256
1257        desc.low = QI_DEV_IOTLB_SID(sid) | QI_DEV_IOTLB_QDEP(qdep) |
1258                   QI_DIOTLB_TYPE;
1259
1260        qi_submit_sync(&desc, iommu);
1261}
1262
1263/*
1264 * Disable Queued Invalidation interface.
1265 */
1266void dmar_disable_qi(struct intel_iommu *iommu)
1267{
1268        unsigned long flags;
1269        u32 sts;
1270        cycles_t start_time = get_cycles();
1271
1272        if (!ecap_qis(iommu->ecap))
1273                return;
1274
1275        raw_spin_lock_irqsave(&iommu->register_lock, flags);
1276
1277        sts =  readl(iommu->reg + DMAR_GSTS_REG);
1278        if (!(sts & DMA_GSTS_QIES))
1279                goto end;
1280
1281        /*
1282         * Give a chance to HW to complete the pending invalidation requests.
1283         */
1284        while ((readl(iommu->reg + DMAR_IQT_REG) !=
1285                readl(iommu->reg + DMAR_IQH_REG)) &&
1286                (DMAR_OPERATION_TIMEOUT > (get_cycles() - start_time)))
1287                cpu_relax();
1288
1289        iommu->gcmd &= ~DMA_GCMD_QIE;
1290        writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
1291
1292        IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG, readl,
1293                      !(sts & DMA_GSTS_QIES), sts);
1294end:
1295        raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
1296}
1297
1298/*
1299 * Enable queued invalidation.
1300 */
1301static void __dmar_enable_qi(struct intel_iommu *iommu)
1302{
1303        u32 sts;
1304        unsigned long flags;
1305        struct q_inval *qi = iommu->qi;
1306
1307        qi->free_head = qi->free_tail = 0;
1308        qi->free_cnt = QI_LENGTH;
1309
1310        raw_spin_lock_irqsave(&iommu->register_lock, flags);
1311
1312        /* write zero to the tail reg */
1313        writel(0, iommu->reg + DMAR_IQT_REG);
1314
1315        dmar_writeq(iommu->reg + DMAR_IQA_REG, virt_to_phys(qi->desc));
1316
1317        iommu->gcmd |= DMA_GCMD_QIE;
1318        writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
1319
1320        /* Make sure hardware complete it */
1321        IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG, readl, (sts & DMA_GSTS_QIES), sts);
1322
1323        raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
1324}
1325
1326/*
1327 * Enable Queued Invalidation interface. This is a must to support
1328 * interrupt-remapping. Also used by DMA-remapping, which replaces
1329 * register based IOTLB invalidation.
1330 */
1331int dmar_enable_qi(struct intel_iommu *iommu)
1332{
1333        struct q_inval *qi;
1334        struct page *desc_page;
1335
1336        if (!ecap_qis(iommu->ecap))
1337                return -ENOENT;
1338
1339        /*
1340         * queued invalidation is already setup and enabled.
1341         */
1342        if (iommu->qi)
1343                return 0;
1344
1345        iommu->qi = kmalloc(sizeof(*qi), GFP_ATOMIC);
1346        if (!iommu->qi)
1347                return -ENOMEM;
1348
1349        qi = iommu->qi;
1350
1351
1352        desc_page = alloc_pages_node(iommu->node, GFP_ATOMIC | __GFP_ZERO, 0);
1353        if (!desc_page) {
1354                kfree(qi);
1355                iommu->qi = NULL;
1356                return -ENOMEM;
1357        }
1358
1359        qi->desc = page_address(desc_page);
1360
1361        qi->desc_status = kzalloc(QI_LENGTH * sizeof(int), GFP_ATOMIC);
1362        if (!qi->desc_status) {
1363                free_page((unsigned long) qi->desc);
1364                kfree(qi);
1365                iommu->qi = NULL;
1366                return -ENOMEM;
1367        }
1368
1369        raw_spin_lock_init(&qi->q_lock);
1370
1371        __dmar_enable_qi(iommu);
1372
1373        return 0;
1374}
1375
1376/* iommu interrupt handling. Most stuff are MSI-like. */
1377
1378enum faulttype {
1379        DMA_REMAP,
1380        INTR_REMAP,
1381        UNKNOWN,
1382};
1383
1384static const char *dma_remap_fault_reasons[] =
1385{
1386        "Software",
1387        "Present bit in root entry is clear",
1388        "Present bit in context entry is clear",
1389        "Invalid context entry",
1390        "Access beyond MGAW",
1391        "PTE Write access is not set",
1392        "PTE Read access is not set",
1393        "Next page table ptr is invalid",
1394        "Root table address invalid",
1395        "Context table ptr is invalid",
1396        "non-zero reserved fields in RTP",
1397        "non-zero reserved fields in CTP",
1398        "non-zero reserved fields in PTE",
1399        "PCE for translation request specifies blocking",
1400};
1401
1402static const char *irq_remap_fault_reasons[] =
1403{
1404        "Detected reserved fields in the decoded interrupt-remapped request",
1405        "Interrupt index exceeded the interrupt-remapping table size",
1406        "Present field in the IRTE entry is clear",
1407        "Error accessing interrupt-remapping table pointed by IRTA_REG",
1408        "Detected reserved fields in the IRTE entry",
1409        "Blocked a compatibility format interrupt request",
1410        "Blocked an interrupt request due to source-id verification failure",
1411};
1412
1413static const char *dmar_get_fault_reason(u8 fault_reason, int *fault_type)
1414{
1415        if (fault_reason >= 0x20 && (fault_reason - 0x20 <
1416                                        ARRAY_SIZE(irq_remap_fault_reasons))) {
1417                *fault_type = INTR_REMAP;
1418                return irq_remap_fault_reasons[fault_reason - 0x20];
1419        } else if (fault_reason < ARRAY_SIZE(dma_remap_fault_reasons)) {
1420                *fault_type = DMA_REMAP;
1421                return dma_remap_fault_reasons[fault_reason];
1422        } else {
1423                *fault_type = UNKNOWN;
1424                return "Unknown";
1425        }
1426}
1427
1428void dmar_msi_unmask(struct irq_data *data)
1429{
1430        struct intel_iommu *iommu = irq_data_get_irq_handler_data(data);
1431        unsigned long flag;
1432
1433        /* unmask it */
1434        raw_spin_lock_irqsave(&iommu->register_lock, flag);
1435        writel(0, iommu->reg + DMAR_FECTL_REG);
1436        /* Read a reg to force flush the post write */
1437        readl(iommu->reg + DMAR_FECTL_REG);
1438        raw_spin_unlock_irqrestore(&iommu->register_lock, flag);
1439}
1440
1441void dmar_msi_mask(struct irq_data *data)
1442{
1443        unsigned long flag;
1444        struct intel_iommu *iommu = irq_data_get_irq_handler_data(data);
1445
1446        /* mask it */
1447        raw_spin_lock_irqsave(&iommu->register_lock, flag);
1448        writel(DMA_FECTL_IM, iommu->reg + DMAR_FECTL_REG);
1449        /* Read a reg to force flush the post write */
1450        readl(iommu->reg + DMAR_FECTL_REG);
1451        raw_spin_unlock_irqrestore(&iommu->register_lock, flag);
1452}
1453
1454void dmar_msi_write(int irq, struct msi_msg *msg)
1455{
1456        struct intel_iommu *iommu = irq_get_handler_data(irq);
1457        unsigned long flag;
1458
1459        raw_spin_lock_irqsave(&iommu->register_lock, flag);
1460        writel(msg->data, iommu->reg + DMAR_FEDATA_REG);
1461        writel(msg->address_lo, iommu->reg + DMAR_FEADDR_REG);
1462        writel(msg->address_hi, iommu->reg + DMAR_FEUADDR_REG);
1463        raw_spin_unlock_irqrestore(&iommu->register_lock, flag);
1464}
1465
1466void dmar_msi_read(int irq, struct msi_msg *msg)
1467{
1468        struct intel_iommu *iommu = irq_get_handler_data(irq);
1469        unsigned long flag;
1470
1471        raw_spin_lock_irqsave(&iommu->register_lock, flag);
1472        msg->data = readl(iommu->reg + DMAR_FEDATA_REG);
1473        msg->address_lo = readl(iommu->reg + DMAR_FEADDR_REG);
1474        msg->address_hi = readl(iommu->reg + DMAR_FEUADDR_REG);
1475        raw_spin_unlock_irqrestore(&iommu->register_lock, flag);
1476}
1477
1478static int dmar_fault_do_one(struct intel_iommu *iommu, int type,
1479                u8 fault_reason, u16 source_id, unsigned long long addr)
1480{
1481        const char *reason;
1482        int fault_type;
1483
1484        reason = dmar_get_fault_reason(fault_reason, &fault_type);
1485
1486        if (fault_type == INTR_REMAP)
1487                pr_err("INTR-REMAP: Request device [[%02x:%02x.%d] "
1488                       "fault index %llx\n"
1489                        "INTR-REMAP:[fault reason %02d] %s\n",
1490                        (source_id >> 8), PCI_SLOT(source_id & 0xFF),
1491                        PCI_FUNC(source_id & 0xFF), addr >> 48,
1492                        fault_reason, reason);
1493        else
1494                pr_err("DMAR:[%s] Request device [%02x:%02x.%d] "
1495                       "fault addr %llx \n"
1496                       "DMAR:[fault reason %02d] %s\n",
1497                       (type ? "DMA Read" : "DMA Write"),
1498                       (source_id >> 8), PCI_SLOT(source_id & 0xFF),
1499                       PCI_FUNC(source_id & 0xFF), addr, fault_reason, reason);
1500        return 0;
1501}
1502
1503#define PRIMARY_FAULT_REG_LEN (16)
1504irqreturn_t dmar_fault(int irq, void *dev_id)
1505{
1506        struct intel_iommu *iommu = dev_id;
1507        int reg, fault_index;
1508        u32 fault_status;
1509        unsigned long flag;
1510
1511        raw_spin_lock_irqsave(&iommu->register_lock, flag);
1512        fault_status = readl(iommu->reg + DMAR_FSTS_REG);
1513        if (fault_status)
1514                pr_err("DRHD: handling fault status reg %x\n", fault_status);
1515
1516        /* TBD: ignore advanced fault log currently */
1517        if (!(fault_status & DMA_FSTS_PPF))
1518                goto unlock_exit;
1519
1520        fault_index = dma_fsts_fault_record_index(fault_status);
1521        reg = cap_fault_reg_offset(iommu->cap);
1522        while (1) {
1523                u8 fault_reason;
1524                u16 source_id;
1525                u64 guest_addr;
1526                int type;
1527                u32 data;
1528
1529                /* highest 32 bits */
1530                data = readl(iommu->reg + reg +
1531                                fault_index * PRIMARY_FAULT_REG_LEN + 12);
1532                if (!(data & DMA_FRCD_F))
1533                        break;
1534
1535                fault_reason = dma_frcd_fault_reason(data);
1536                type = dma_frcd_type(data);
1537
1538                data = readl(iommu->reg + reg +
1539                                fault_index * PRIMARY_FAULT_REG_LEN + 8);
1540                source_id = dma_frcd_source_id(data);
1541
1542                guest_addr = dmar_readq(iommu->reg + reg +
1543                                fault_index * PRIMARY_FAULT_REG_LEN);
1544                guest_addr = dma_frcd_page_addr(guest_addr);
1545                /* clear the fault */
1546                writel(DMA_FRCD_F, iommu->reg + reg +
1547                        fault_index * PRIMARY_FAULT_REG_LEN + 12);
1548
1549                raw_spin_unlock_irqrestore(&iommu->register_lock, flag);
1550
1551                dmar_fault_do_one(iommu, type, fault_reason,
1552                                source_id, guest_addr);
1553
1554                fault_index++;
1555                if (fault_index >= cap_num_fault_regs(iommu->cap))
1556                        fault_index = 0;
1557                raw_spin_lock_irqsave(&iommu->register_lock, flag);
1558        }
1559
1560        writel(DMA_FSTS_PFO | DMA_FSTS_PPF, iommu->reg + DMAR_FSTS_REG);
1561
1562unlock_exit:
1563        raw_spin_unlock_irqrestore(&iommu->register_lock, flag);
1564        return IRQ_HANDLED;
1565}
1566
1567int dmar_set_interrupt(struct intel_iommu *iommu)
1568{
1569        int irq, ret;
1570
1571        /*
1572         * Check if the fault interrupt is already initialized.
1573         */
1574        if (iommu->irq)
1575                return 0;
1576
1577        irq = dmar_alloc_hwirq();
1578        if (irq <= 0) {
1579                pr_err("IOMMU: no free vectors\n");
1580                return -EINVAL;
1581        }
1582
1583        irq_set_handler_data(irq, iommu);
1584        iommu->irq = irq;
1585
1586        ret = arch_setup_dmar_msi(irq);
1587        if (ret) {
1588                irq_set_handler_data(irq, NULL);
1589                iommu->irq = 0;
1590                dmar_free_hwirq(irq);
1591                return ret;
1592        }
1593
1594        ret = request_irq(irq, dmar_fault, IRQF_NO_THREAD, iommu->name, iommu);
1595        if (ret)
1596                pr_err("IOMMU: can't request irq\n");
1597        return ret;
1598}
1599
1600int __init enable_drhd_fault_handling(void)
1601{
1602        struct dmar_drhd_unit *drhd;
1603        struct intel_iommu *iommu;
1604
1605        /*
1606         * Enable fault control interrupt.
1607         */
1608        for_each_iommu(iommu, drhd) {
1609                u32 fault_status;
1610                int ret = dmar_set_interrupt(iommu);
1611
1612                if (ret) {
1613                        pr_err("DRHD %Lx: failed to enable fault, interrupt, ret %d\n",
1614                               (unsigned long long)drhd->reg_base_addr, ret);
1615                        return -1;
1616                }
1617
1618                /*
1619                 * Clear any previous faults.
1620                 */
1621                dmar_fault(iommu->irq, iommu);
1622                fault_status = readl(iommu->reg + DMAR_FSTS_REG);
1623                writel(fault_status, iommu->reg + DMAR_FSTS_REG);
1624        }
1625
1626        return 0;
1627}
1628
1629/*
1630 * Re-enable Queued Invalidation interface.
1631 */
1632int dmar_reenable_qi(struct intel_iommu *iommu)
1633{
1634        if (!ecap_qis(iommu->ecap))
1635                return -ENOENT;
1636
1637        if (!iommu->qi)
1638                return -ENOENT;
1639
1640        /*
1641         * First disable queued invalidation.
1642         */
1643        dmar_disable_qi(iommu);
1644        /*
1645         * Then enable queued invalidation again. Since there is no pending
1646         * invalidation requests now, it's safe to re-enable queued
1647         * invalidation.
1648         */
1649        __dmar_enable_qi(iommu);
1650
1651        return 0;
1652}
1653
1654/*
1655 * Check interrupt remapping support in DMAR table description.
1656 */
1657int __init dmar_ir_support(void)
1658{
1659        struct acpi_table_dmar *dmar;
1660        dmar = (struct acpi_table_dmar *)dmar_tbl;
1661        if (!dmar)
1662                return 0;
1663        return dmar->flags & 0x1;
1664}
1665
1666static int __init dmar_free_unused_resources(void)
1667{
1668        struct dmar_drhd_unit *dmaru, *dmaru_n;
1669
1670        /* DMAR units are in use */
1671        if (irq_remapping_enabled || intel_iommu_enabled)
1672                return 0;
1673
1674        if (dmar_dev_scope_status != 1 && !list_empty(&dmar_drhd_units))
1675                bus_unregister_notifier(&pci_bus_type, &dmar_pci_bus_nb);
1676
1677        down_write(&dmar_global_lock);
1678        list_for_each_entry_safe(dmaru, dmaru_n, &dmar_drhd_units, list) {
1679                list_del(&dmaru->list);
1680                dmar_free_drhd(dmaru);
1681        }
1682        up_write(&dmar_global_lock);
1683
1684        return 0;
1685}
1686
1687late_initcall(dmar_free_unused_resources);
1688IOMMU_INIT_POST(detect_intel_iommu);
Note: See TracBrowser for help on using the repository browser.