source: src/linux/universal/linux-3.18/drivers/tty/serial/8250/8250_pci.c @ 31869

Last change on this file since 31869 was 31869, checked in by brainslayer, 6 weeks ago

update

File size: 140.4 KB
Line 
1/*
2 *  Probe module for 8250/16550-type PCI serial ports.
3 *
4 *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
5 *
6 *  Copyright (C) 2001 Russell King, All Rights Reserved.
7 *
8 * This program is free software; you can redistribute it and/or modify
9 * it under the terms of the GNU General Public License as published by
10 * the Free Software Foundation; either version 2 of the License.
11 */
12#undef DEBUG
13#include <linux/module.h>
14#include <linux/pci.h>
15#include <linux/string.h>
16#include <linux/kernel.h>
17#include <linux/slab.h>
18#include <linux/delay.h>
19#include <linux/tty.h>
20#include <linux/serial_reg.h>
21#include <linux/serial_core.h>
22#include <linux/8250_pci.h>
23#include <linux/bitops.h>
24
25#include <asm/byteorder.h>
26#include <asm/io.h>
27
28#include <linux/dmaengine.h>
29#include <linux/platform_data/dma-dw.h>
30
31#include "8250.h"
32
33/*
34 * init function returns:
35 *  > 0 - number of ports
36 *  = 0 - use board->num_ports
37 *  < 0 - error
38 */
39struct pci_serial_quirk {
40        u32     vendor;
41        u32     device;
42        u32     subvendor;
43        u32     subdevice;
44        int     (*probe)(struct pci_dev *dev);
45        int     (*init)(struct pci_dev *dev);
46        int     (*setup)(struct serial_private *,
47                         const struct pciserial_board *,
48                         struct uart_8250_port *, int);
49        void    (*exit)(struct pci_dev *dev);
50};
51
52#define PCI_NUM_BAR_RESOURCES   6
53
54struct serial_private {
55        struct pci_dev          *dev;
56        unsigned int            nr;
57        void __iomem            *remapped_bar[PCI_NUM_BAR_RESOURCES];
58        struct pci_serial_quirk *quirk;
59        int                     line[0];
60};
61
62static int pci_default_setup(struct serial_private*,
63          const struct pciserial_board*, struct uart_8250_port *, int);
64
65static void moan_device(const char *str, struct pci_dev *dev)
66{
67        dev_err(&dev->dev,
68               "%s: %s\n"
69               "Please send the output of lspci -vv, this\n"
70               "message (0x%04x,0x%04x,0x%04x,0x%04x), the\n"
71               "manufacturer and name of serial board or\n"
72               "modem board to <linux-serial@vger.kernel.org>.\n",
73               pci_name(dev), str, dev->vendor, dev->device,
74               dev->subsystem_vendor, dev->subsystem_device);
75}
76
77static int
78setup_port(struct serial_private *priv, struct uart_8250_port *port,
79           int bar, int offset, int regshift)
80{
81        struct pci_dev *dev = priv->dev;
82        unsigned long base, len;
83
84        if (bar >= PCI_NUM_BAR_RESOURCES)
85                return -EINVAL;
86
87        base = pci_resource_start(dev, bar);
88
89        if (pci_resource_flags(dev, bar) & IORESOURCE_MEM) {
90                len =  pci_resource_len(dev, bar);
91
92                if (!priv->remapped_bar[bar])
93                        priv->remapped_bar[bar] = ioremap_nocache(base, len);
94                if (!priv->remapped_bar[bar])
95                        return -ENOMEM;
96
97                port->port.iotype = UPIO_MEM;
98                port->port.iobase = 0;
99                port->port.mapbase = base + offset;
100                port->port.membase = priv->remapped_bar[bar] + offset;
101                port->port.regshift = regshift;
102        } else {
103                port->port.iotype = UPIO_PORT;
104                port->port.iobase = base + offset;
105                port->port.mapbase = 0;
106                port->port.membase = NULL;
107                port->port.regshift = 0;
108        }
109        return 0;
110}
111
112/*
113 * ADDI-DATA GmbH communication cards <info@addi-data.com>
114 */
115static int addidata_apci7800_setup(struct serial_private *priv,
116                                const struct pciserial_board *board,
117                                struct uart_8250_port *port, int idx)
118{
119        unsigned int bar = 0, offset = board->first_offset;
120        bar = FL_GET_BASE(board->flags);
121
122        if (idx < 2) {
123                offset += idx * board->uart_offset;
124        } else if ((idx >= 2) && (idx < 4)) {
125                bar += 1;
126                offset += ((idx - 2) * board->uart_offset);
127        } else if ((idx >= 4) && (idx < 6)) {
128                bar += 2;
129                offset += ((idx - 4) * board->uart_offset);
130        } else if (idx >= 6) {
131                bar += 3;
132                offset += ((idx - 6) * board->uart_offset);
133        }
134
135        return setup_port(priv, port, bar, offset, board->reg_shift);
136}
137
138/*
139 * AFAVLAB uses a different mixture of BARs and offsets
140 * Not that ugly ;) -- HW
141 */
142static int
143afavlab_setup(struct serial_private *priv, const struct pciserial_board *board,
144              struct uart_8250_port *port, int idx)
145{
146        unsigned int bar, offset = board->first_offset;
147
148        bar = FL_GET_BASE(board->flags);
149        if (idx < 4)
150                bar += idx;
151        else {
152                bar = 4;
153                offset += (idx - 4) * board->uart_offset;
154        }
155
156        return setup_port(priv, port, bar, offset, board->reg_shift);
157}
158
159/*
160 * HP's Remote Management Console.  The Diva chip came in several
161 * different versions.  N-class, L2000 and A500 have two Diva chips, each
162 * with 3 UARTs (the third UART on the second chip is unused).  Superdome
163 * and Keystone have one Diva chip with 3 UARTs.  Some later machines have
164 * one Diva chip, but it has been expanded to 5 UARTs.
165 */
166static int pci_hp_diva_init(struct pci_dev *dev)
167{
168        int rc = 0;
169
170        switch (dev->subsystem_device) {
171        case PCI_DEVICE_ID_HP_DIVA_TOSCA1:
172        case PCI_DEVICE_ID_HP_DIVA_HALFDOME:
173        case PCI_DEVICE_ID_HP_DIVA_KEYSTONE:
174        case PCI_DEVICE_ID_HP_DIVA_EVEREST:
175                rc = 3;
176                break;
177        case PCI_DEVICE_ID_HP_DIVA_TOSCA2:
178                rc = 2;
179                break;
180        case PCI_DEVICE_ID_HP_DIVA_MAESTRO:
181                rc = 4;
182                break;
183        case PCI_DEVICE_ID_HP_DIVA_POWERBAR:
184        case PCI_DEVICE_ID_HP_DIVA_HURRICANE:
185                rc = 1;
186                break;
187        }
188
189        return rc;
190}
191
192/*
193 * HP's Diva chip puts the 4th/5th serial port further out, and
194 * some serial ports are supposed to be hidden on certain models.
195 */
196static int
197pci_hp_diva_setup(struct serial_private *priv,
198                const struct pciserial_board *board,
199                struct uart_8250_port *port, int idx)
200{
201        unsigned int offset = board->first_offset;
202        unsigned int bar = FL_GET_BASE(board->flags);
203
204        switch (priv->dev->subsystem_device) {
205        case PCI_DEVICE_ID_HP_DIVA_MAESTRO:
206                if (idx == 3)
207                        idx++;
208                break;
209        case PCI_DEVICE_ID_HP_DIVA_EVEREST:
210                if (idx > 0)
211                        idx++;
212                if (idx > 2)
213                        idx++;
214                break;
215        }
216        if (idx > 2)
217                offset = 0x18;
218
219        offset += idx * board->uart_offset;
220
221        return setup_port(priv, port, bar, offset, board->reg_shift);
222}
223
224/*
225 * Added for EKF Intel i960 serial boards
226 */
227static int pci_inteli960ni_init(struct pci_dev *dev)
228{
229        unsigned long oldval;
230
231        if (!(dev->subsystem_device & 0x1000))
232                return -ENODEV;
233
234        /* is firmware started? */
235        pci_read_config_dword(dev, 0x44, (void *)&oldval);
236        if (oldval == 0x00001000L) { /* RESET value */
237                dev_dbg(&dev->dev, "Local i960 firmware missing\n");
238                return -ENODEV;
239        }
240        return 0;
241}
242
243/*
244 * Some PCI serial cards using the PLX 9050 PCI interface chip require
245 * that the card interrupt be explicitly enabled or disabled.  This
246 * seems to be mainly needed on card using the PLX which also use I/O
247 * mapped memory.
248 */
249static int pci_plx9050_init(struct pci_dev *dev)
250{
251        u8 irq_config;
252        void __iomem *p;
253
254        if ((pci_resource_flags(dev, 0) & IORESOURCE_MEM) == 0) {
255                moan_device("no memory in bar 0", dev);
256                return 0;
257        }
258
259        irq_config = 0x41;
260        if (dev->vendor == PCI_VENDOR_ID_PANACOM ||
261            dev->subsystem_vendor == PCI_SUBVENDOR_ID_EXSYS)
262                irq_config = 0x43;
263
264        if ((dev->vendor == PCI_VENDOR_ID_PLX) &&
265            (dev->device == PCI_DEVICE_ID_PLX_ROMULUS))
266                /*
267                 * As the megawolf cards have the int pins active
268                 * high, and have 2 UART chips, both ints must be
269                 * enabled on the 9050. Also, the UARTS are set in
270                 * 16450 mode by default, so we have to enable the
271                 * 16C950 'enhanced' mode so that we can use the
272                 * deep FIFOs
273                 */
274                irq_config = 0x5b;
275        /*
276         * enable/disable interrupts
277         */
278        p = ioremap_nocache(pci_resource_start(dev, 0), 0x80);
279        if (p == NULL)
280                return -ENOMEM;
281        writel(irq_config, p + 0x4c);
282
283        /*
284         * Read the register back to ensure that it took effect.
285         */
286        readl(p + 0x4c);
287        iounmap(p);
288
289        return 0;
290}
291
292static void pci_plx9050_exit(struct pci_dev *dev)
293{
294        u8 __iomem *p;
295
296        if ((pci_resource_flags(dev, 0) & IORESOURCE_MEM) == 0)
297                return;
298
299        /*
300         * disable interrupts
301         */
302        p = ioremap_nocache(pci_resource_start(dev, 0), 0x80);
303        if (p != NULL) {
304                writel(0, p + 0x4c);
305
306                /*
307                 * Read the register back to ensure that it took effect.
308                 */
309                readl(p + 0x4c);
310                iounmap(p);
311        }
312}
313
314#define NI8420_INT_ENABLE_REG   0x38
315#define NI8420_INT_ENABLE_BIT   0x2000
316
317static void pci_ni8420_exit(struct pci_dev *dev)
318{
319        void __iomem *p;
320        unsigned long base, len;
321        unsigned int bar = 0;
322
323        if ((pci_resource_flags(dev, bar) & IORESOURCE_MEM) == 0) {
324                moan_device("no memory in bar", dev);
325                return;
326        }
327
328        base = pci_resource_start(dev, bar);
329        len =  pci_resource_len(dev, bar);
330        p = ioremap_nocache(base, len);
331        if (p == NULL)
332                return;
333
334        /* Disable the CPU Interrupt */
335        writel(readl(p + NI8420_INT_ENABLE_REG) & ~(NI8420_INT_ENABLE_BIT),
336               p + NI8420_INT_ENABLE_REG);
337        iounmap(p);
338}
339
340
341/* MITE registers */
342#define MITE_IOWBSR1    0xc4
343#define MITE_IOWCR1     0xf4
344#define MITE_LCIMR1     0x08
345#define MITE_LCIMR2     0x10
346
347#define MITE_LCIMR2_CLR_CPU_IE  (1 << 30)
348
349static void pci_ni8430_exit(struct pci_dev *dev)
350{
351        void __iomem *p;
352        unsigned long base, len;
353        unsigned int bar = 0;
354
355        if ((pci_resource_flags(dev, bar) & IORESOURCE_MEM) == 0) {
356                moan_device("no memory in bar", dev);
357                return;
358        }
359
360        base = pci_resource_start(dev, bar);
361        len =  pci_resource_len(dev, bar);
362        p = ioremap_nocache(base, len);
363        if (p == NULL)
364                return;
365
366        /* Disable the CPU Interrupt */
367        writel(MITE_LCIMR2_CLR_CPU_IE, p + MITE_LCIMR2);
368        iounmap(p);
369}
370
371/* SBS Technologies Inc. PMC-OCTPRO and P-OCTAL cards */
372static int
373sbs_setup(struct serial_private *priv, const struct pciserial_board *board,
374                struct uart_8250_port *port, int idx)
375{
376        unsigned int bar, offset = board->first_offset;
377
378        bar = 0;
379
380        if (idx < 4) {
381                /* first four channels map to 0, 0x100, 0x200, 0x300 */
382                offset += idx * board->uart_offset;
383        } else if (idx < 8) {
384                /* last four channels map to 0x1000, 0x1100, 0x1200, 0x1300 */
385                offset += idx * board->uart_offset + 0xC00;
386        } else /* we have only 8 ports on PMC-OCTALPRO */
387                return 1;
388
389        return setup_port(priv, port, bar, offset, board->reg_shift);
390}
391
392/*
393* This does initialization for PMC OCTALPRO cards:
394* maps the device memory, resets the UARTs (needed, bc
395* if the module is removed and inserted again, the card
396* is in the sleep mode) and enables global interrupt.
397*/
398
399/* global control register offset for SBS PMC-OctalPro */
400#define OCT_REG_CR_OFF          0x500
401
402static int sbs_init(struct pci_dev *dev)
403{
404        u8 __iomem *p;
405
406        p = pci_ioremap_bar(dev, 0);
407
408        if (p == NULL)
409                return -ENOMEM;
410        /* Set bit-4 Control Register (UART RESET) in to reset the uarts */
411        writeb(0x10, p + OCT_REG_CR_OFF);
412        udelay(50);
413        writeb(0x0, p + OCT_REG_CR_OFF);
414
415        /* Set bit-2 (INTENABLE) of Control Register */
416        writeb(0x4, p + OCT_REG_CR_OFF);
417        iounmap(p);
418
419        return 0;
420}
421
422/*
423 * Disables the global interrupt of PMC-OctalPro
424 */
425
426static void sbs_exit(struct pci_dev *dev)
427{
428        u8 __iomem *p;
429
430        p = pci_ioremap_bar(dev, 0);
431        /* FIXME: What if resource_len < OCT_REG_CR_OFF */
432        if (p != NULL)
433                writeb(0, p + OCT_REG_CR_OFF);
434        iounmap(p);
435}
436
437/*
438 * SIIG serial cards have an PCI interface chip which also controls
439 * the UART clocking frequency. Each UART can be clocked independently
440 * (except cards equipped with 4 UARTs) and initial clocking settings
441 * are stored in the EEPROM chip. It can cause problems because this
442 * version of serial driver doesn't support differently clocked UART's
443 * on single PCI card. To prevent this, initialization functions set
444 * high frequency clocking for all UART's on given card. It is safe (I
445 * hope) because it doesn't touch EEPROM settings to prevent conflicts
446 * with other OSes (like M$ DOS).
447 *
448 *  SIIG support added by Andrey Panin <pazke@donpac.ru>, 10/1999
449 *
450 * There is two family of SIIG serial cards with different PCI
451 * interface chip and different configuration methods:
452 *     - 10x cards have control registers in IO and/or memory space;
453 *     - 20x cards have control registers in standard PCI configuration space.
454 *
455 * Note: all 10x cards have PCI device ids 0x10..
456 *       all 20x cards have PCI device ids 0x20..
457 *
458 * There are also Quartet Serial cards which use Oxford Semiconductor
459 * 16954 quad UART PCI chip clocked by 18.432 MHz quartz.
460 *
461 * Note: some SIIG cards are probed by the parport_serial object.
462 */
463
464#define PCI_DEVICE_ID_SIIG_1S_10x (PCI_DEVICE_ID_SIIG_1S_10x_550 & 0xfffc)
465#define PCI_DEVICE_ID_SIIG_2S_10x (PCI_DEVICE_ID_SIIG_2S_10x_550 & 0xfff8)
466
467static int pci_siig10x_init(struct pci_dev *dev)
468{
469        u16 data;
470        void __iomem *p;
471
472        switch (dev->device & 0xfff8) {
473        case PCI_DEVICE_ID_SIIG_1S_10x: /* 1S */
474                data = 0xffdf;
475                break;
476        case PCI_DEVICE_ID_SIIG_2S_10x: /* 2S, 2S1P */
477                data = 0xf7ff;
478                break;
479        default:                        /* 1S1P, 4S */
480                data = 0xfffb;
481                break;
482        }
483
484        p = ioremap_nocache(pci_resource_start(dev, 0), 0x80);
485        if (p == NULL)
486                return -ENOMEM;
487
488        writew(readw(p + 0x28) & data, p + 0x28);
489        readw(p + 0x28);
490        iounmap(p);
491        return 0;
492}
493
494#define PCI_DEVICE_ID_SIIG_2S_20x (PCI_DEVICE_ID_SIIG_2S_20x_550 & 0xfffc)
495#define PCI_DEVICE_ID_SIIG_2S1P_20x (PCI_DEVICE_ID_SIIG_2S1P_20x_550 & 0xfffc)
496
497static int pci_siig20x_init(struct pci_dev *dev)
498{
499        u8 data;
500
501        /* Change clock frequency for the first UART. */
502        pci_read_config_byte(dev, 0x6f, &data);
503        pci_write_config_byte(dev, 0x6f, data & 0xef);
504
505        /* If this card has 2 UART, we have to do the same with second UART. */
506        if (((dev->device & 0xfffc) == PCI_DEVICE_ID_SIIG_2S_20x) ||
507            ((dev->device & 0xfffc) == PCI_DEVICE_ID_SIIG_2S1P_20x)) {
508                pci_read_config_byte(dev, 0x73, &data);
509                pci_write_config_byte(dev, 0x73, data & 0xef);
510        }
511        return 0;
512}
513
514static int pci_siig_init(struct pci_dev *dev)
515{
516        unsigned int type = dev->device & 0xff00;
517
518        if (type == 0x1000)
519                return pci_siig10x_init(dev);
520        else if (type == 0x2000)
521                return pci_siig20x_init(dev);
522
523        moan_device("Unknown SIIG card", dev);
524        return -ENODEV;
525}
526
527static int pci_siig_setup(struct serial_private *priv,
528                          const struct pciserial_board *board,
529                          struct uart_8250_port *port, int idx)
530{
531        unsigned int bar = FL_GET_BASE(board->flags) + idx, offset = 0;
532
533        if (idx > 3) {
534                bar = 4;
535                offset = (idx - 4) * 8;
536        }
537
538        return setup_port(priv, port, bar, offset, 0);
539}
540
541/*
542 * Timedia has an explosion of boards, and to avoid the PCI table from
543 * growing *huge*, we use this function to collapse some 70 entries
544 * in the PCI table into one, for sanity's and compactness's sake.
545 */
546static const unsigned short timedia_single_port[] = {
547        0x4025, 0x4027, 0x4028, 0x5025, 0x5027, 0
548};
549
550static const unsigned short timedia_dual_port[] = {
551        0x0002, 0x4036, 0x4037, 0x4038, 0x4078, 0x4079, 0x4085,
552        0x4088, 0x4089, 0x5037, 0x5078, 0x5079, 0x5085, 0x6079,
553        0x7079, 0x8079, 0x8137, 0x8138, 0x8237, 0x8238, 0x9079,
554        0x9137, 0x9138, 0x9237, 0x9238, 0xA079, 0xB079, 0xC079,
555        0xD079, 0
556};
557
558static const unsigned short timedia_quad_port[] = {
559        0x4055, 0x4056, 0x4095, 0x4096, 0x5056, 0x8156, 0x8157,
560        0x8256, 0x8257, 0x9056, 0x9156, 0x9157, 0x9158, 0x9159,
561        0x9256, 0x9257, 0xA056, 0xA157, 0xA158, 0xA159, 0xB056,
562        0xB157, 0
563};
564
565static const unsigned short timedia_eight_port[] = {
566        0x4065, 0x4066, 0x5065, 0x5066, 0x8166, 0x9066, 0x9166,
567        0x9167, 0x9168, 0xA066, 0xA167, 0xA168, 0
568};
569
570static const struct timedia_struct {
571        int num;
572        const unsigned short *ids;
573} timedia_data[] = {
574        { 1, timedia_single_port },
575        { 2, timedia_dual_port },
576        { 4, timedia_quad_port },
577        { 8, timedia_eight_port }
578};
579
580/*
581 * There are nearly 70 different Timedia/SUNIX PCI serial devices.  Instead of
582 * listing them individually, this driver merely grabs them all with
583 * PCI_ANY_ID.  Some of these devices, however, also feature a parallel port,
584 * and should be left free to be claimed by parport_serial instead.
585 */
586static int pci_timedia_probe(struct pci_dev *dev)
587{
588        /*
589         * Check the third digit of the subdevice ID
590         * (0,2,3,5,6: serial only -- 7,8,9: serial + parallel)
591         */
592        if ((dev->subsystem_device & 0x00f0) >= 0x70) {
593                dev_info(&dev->dev,
594                        "ignoring Timedia subdevice %04x for parport_serial\n",
595                        dev->subsystem_device);
596                return -ENODEV;
597        }
598
599        return 0;
600}
601
602static int pci_timedia_init(struct pci_dev *dev)
603{
604        const unsigned short *ids;
605        int i, j;
606
607        for (i = 0; i < ARRAY_SIZE(timedia_data); i++) {
608                ids = timedia_data[i].ids;
609                for (j = 0; ids[j]; j++)
610                        if (dev->subsystem_device == ids[j])
611                                return timedia_data[i].num;
612        }
613        return 0;
614}
615
616/*
617 * Timedia/SUNIX uses a mixture of BARs and offsets
618 * Ugh, this is ugly as all hell --- TYT
619 */
620static int
621pci_timedia_setup(struct serial_private *priv,
622                  const struct pciserial_board *board,
623                  struct uart_8250_port *port, int idx)
624{
625        unsigned int bar = 0, offset = board->first_offset;
626
627        switch (idx) {
628        case 0:
629                bar = 0;
630                break;
631        case 1:
632                offset = board->uart_offset;
633                bar = 0;
634                break;
635        case 2:
636                bar = 1;
637                break;
638        case 3:
639                offset = board->uart_offset;
640                /* FALLTHROUGH */
641        case 4: /* BAR 2 */
642        case 5: /* BAR 3 */
643        case 6: /* BAR 4 */
644        case 7: /* BAR 5 */
645                bar = idx - 2;
646        }
647
648        return setup_port(priv, port, bar, offset, board->reg_shift);
649}
650
651/*
652 * Some Titan cards are also a little weird
653 */
654static int
655titan_400l_800l_setup(struct serial_private *priv,
656                      const struct pciserial_board *board,
657                      struct uart_8250_port *port, int idx)
658{
659        unsigned int bar, offset = board->first_offset;
660
661        switch (idx) {
662        case 0:
663                bar = 1;
664                break;
665        case 1:
666                bar = 2;
667                break;
668        default:
669                bar = 4;
670                offset = (idx - 2) * board->uart_offset;
671        }
672
673        return setup_port(priv, port, bar, offset, board->reg_shift);
674}
675
676static int pci_xircom_init(struct pci_dev *dev)
677{
678        msleep(100);
679        return 0;
680}
681
682static int pci_ni8420_init(struct pci_dev *dev)
683{
684        void __iomem *p;
685        unsigned long base, len;
686        unsigned int bar = 0;
687
688        if ((pci_resource_flags(dev, bar) & IORESOURCE_MEM) == 0) {
689                moan_device("no memory in bar", dev);
690                return 0;
691        }
692
693        base = pci_resource_start(dev, bar);
694        len =  pci_resource_len(dev, bar);
695        p = ioremap_nocache(base, len);
696        if (p == NULL)
697                return -ENOMEM;
698
699        /* Enable CPU Interrupt */
700        writel(readl(p + NI8420_INT_ENABLE_REG) | NI8420_INT_ENABLE_BIT,
701               p + NI8420_INT_ENABLE_REG);
702
703        iounmap(p);
704        return 0;
705}
706
707#define MITE_IOWBSR1_WSIZE      0xa
708#define MITE_IOWBSR1_WIN_OFFSET 0x800
709#define MITE_IOWBSR1_WENAB      (1 << 7)
710#define MITE_LCIMR1_IO_IE_0     (1 << 24)
711#define MITE_LCIMR2_SET_CPU_IE  (1 << 31)
712#define MITE_IOWCR1_RAMSEL_MASK 0xfffffffe
713
714static int pci_ni8430_init(struct pci_dev *dev)
715{
716        void __iomem *p;
717        unsigned long base, len;
718        u32 device_window;
719        unsigned int bar = 0;
720
721        if ((pci_resource_flags(dev, bar) & IORESOURCE_MEM) == 0) {
722                moan_device("no memory in bar", dev);
723                return 0;
724        }
725
726        base = pci_resource_start(dev, bar);
727        len =  pci_resource_len(dev, bar);
728        p = ioremap_nocache(base, len);
729        if (p == NULL)
730                return -ENOMEM;
731
732        /* Set device window address and size in BAR0 */
733        device_window = ((base + MITE_IOWBSR1_WIN_OFFSET) & 0xffffff00)
734                        | MITE_IOWBSR1_WENAB | MITE_IOWBSR1_WSIZE;
735        writel(device_window, p + MITE_IOWBSR1);
736
737        /* Set window access to go to RAMSEL IO address space */
738        writel((readl(p + MITE_IOWCR1) & MITE_IOWCR1_RAMSEL_MASK),
739               p + MITE_IOWCR1);
740
741        /* Enable IO Bus Interrupt 0 */
742        writel(MITE_LCIMR1_IO_IE_0, p + MITE_LCIMR1);
743
744        /* Enable CPU Interrupt */
745        writel(MITE_LCIMR2_SET_CPU_IE, p + MITE_LCIMR2);
746
747        iounmap(p);
748        return 0;
749}
750
751/* UART Port Control Register */
752#define NI8430_PORTCON  0x0f
753#define NI8430_PORTCON_TXVR_ENABLE      (1 << 3)
754
755static int
756pci_ni8430_setup(struct serial_private *priv,
757                 const struct pciserial_board *board,
758                 struct uart_8250_port *port, int idx)
759{
760        void __iomem *p;
761        unsigned long base, len;
762        unsigned int bar, offset = board->first_offset;
763
764        if (idx >= board->num_ports)
765                return 1;
766
767        bar = FL_GET_BASE(board->flags);
768        offset += idx * board->uart_offset;
769
770        base = pci_resource_start(priv->dev, bar);
771        len =  pci_resource_len(priv->dev, bar);
772        p = ioremap_nocache(base, len);
773
774        /* enable the transceiver */
775        writeb(readb(p + offset + NI8430_PORTCON) | NI8430_PORTCON_TXVR_ENABLE,
776               p + offset + NI8430_PORTCON);
777
778        iounmap(p);
779
780        return setup_port(priv, port, bar, offset, board->reg_shift);
781}
782
783static int pci_netmos_9900_setup(struct serial_private *priv,
784                                const struct pciserial_board *board,
785                                struct uart_8250_port *port, int idx)
786{
787        unsigned int bar;
788
789        if ((priv->dev->device != PCI_DEVICE_ID_NETMOS_9865) &&
790            (priv->dev->subsystem_device & 0xff00) == 0x3000) {
791                /* netmos apparently orders BARs by datasheet layout, so serial
792                 * ports get BARs 0 and 3 (or 1 and 4 for memmapped)
793                 */
794                bar = 3 * idx;
795
796                return setup_port(priv, port, bar, 0, board->reg_shift);
797        } else {
798                return pci_default_setup(priv, board, port, idx);
799        }
800}
801
802/* the 99xx series comes with a range of device IDs and a variety
803 * of capabilities:
804 *
805 * 9900 has varying capabilities and can cascade to sub-controllers
806 *   (cascading should be purely internal)
807 * 9904 is hardwired with 4 serial ports
808 * 9912 and 9922 are hardwired with 2 serial ports
809 */
810static int pci_netmos_9900_numports(struct pci_dev *dev)
811{
812        unsigned int c = dev->class;
813        unsigned int pi;
814        unsigned short sub_serports;
815
816        pi = (c & 0xff);
817
818        if (pi == 2) {
819                return 1;
820        } else if ((pi == 0) &&
821                           (dev->device == PCI_DEVICE_ID_NETMOS_9900)) {
822                /* two possibilities: 0x30ps encodes number of parallel and
823                 * serial ports, or 0x1000 indicates *something*. This is not
824                 * immediately obvious, since the 2s1p+4s configuration seems
825                 * to offer all functionality on functions 0..2, while still
826                 * advertising the same function 3 as the 4s+2s1p config.
827                 */
828                sub_serports = dev->subsystem_device & 0xf;
829                if (sub_serports > 0) {
830                        return sub_serports;
831                } else {
832                        dev_err(&dev->dev, "NetMos/Mostech serial driver ignoring port on ambiguous config.\n");
833                        return 0;
834                }
835        }
836
837        moan_device("unknown NetMos/Mostech program interface", dev);
838        return 0;
839}
840
841static int pci_netmos_init(struct pci_dev *dev)
842{
843        /* subdevice 0x00PS means <P> parallel, <S> serial */
844        unsigned int num_serial = dev->subsystem_device & 0xf;
845
846        if ((dev->device == PCI_DEVICE_ID_NETMOS_9901) ||
847                (dev->device == PCI_DEVICE_ID_NETMOS_9865))
848                return 0;
849
850        if (dev->subsystem_vendor == PCI_VENDOR_ID_IBM &&
851                        dev->subsystem_device == 0x0299)
852                return 0;
853
854        switch (dev->device) { /* FALLTHROUGH on all */
855                case PCI_DEVICE_ID_NETMOS_9904:
856                case PCI_DEVICE_ID_NETMOS_9912:
857                case PCI_DEVICE_ID_NETMOS_9922:
858                case PCI_DEVICE_ID_NETMOS_9900:
859                        num_serial = pci_netmos_9900_numports(dev);
860                        break;
861
862                default:
863                        if (num_serial == 0 ) {
864                                moan_device("unknown NetMos/Mostech device", dev);
865                        }
866        }
867
868        if (num_serial == 0)
869                return -ENODEV;
870
871        return num_serial;
872}
873
874/*
875 * These chips are available with optionally one parallel port and up to
876 * two serial ports. Unfortunately they all have the same product id.
877 *
878 * Basic configuration is done over a region of 32 I/O ports. The base
879 * ioport is called INTA or INTC, depending on docs/other drivers.
880 *
881 * The region of the 32 I/O ports is configured in POSIO0R...
882 */
883
884/* registers */
885#define ITE_887x_MISCR          0x9c
886#define ITE_887x_INTCBAR        0x78
887#define ITE_887x_UARTBAR        0x7c
888#define ITE_887x_PS0BAR         0x10
889#define ITE_887x_POSIO0         0x60
890
891/* I/O space size */
892#define ITE_887x_IOSIZE         32
893/* I/O space size (bits 26-24; 8 bytes = 011b) */
894#define ITE_887x_POSIO_IOSIZE_8         (3 << 24)
895/* I/O space size (bits 26-24; 32 bytes = 101b) */
896#define ITE_887x_POSIO_IOSIZE_32        (5 << 24)
897/* Decoding speed (1 = slow, 2 = medium, 3 = fast) */
898#define ITE_887x_POSIO_SPEED            (3 << 29)
899/* enable IO_Space bit */
900#define ITE_887x_POSIO_ENABLE           (1 << 31)
901
902static int pci_ite887x_init(struct pci_dev *dev)
903{
904        /* inta_addr are the configuration addresses of the ITE */
905        static const short inta_addr[] = { 0x2a0, 0x2c0, 0x220, 0x240, 0x1e0,
906                                                        0x200, 0x280, 0 };
907        int ret, i, type;
908        struct resource *iobase = NULL;
909        u32 miscr, uartbar, ioport;
910
911        /* search for the base-ioport */
912        i = 0;
913        while (inta_addr[i] && iobase == NULL) {
914                iobase = request_region(inta_addr[i], ITE_887x_IOSIZE,
915                                                                "ite887x");
916                if (iobase != NULL) {
917                        /* write POSIO0R - speed | size | ioport */
918                        pci_write_config_dword(dev, ITE_887x_POSIO0,
919                                ITE_887x_POSIO_ENABLE | ITE_887x_POSIO_SPEED |
920                                ITE_887x_POSIO_IOSIZE_32 | inta_addr[i]);
921                        /* write INTCBAR - ioport */
922                        pci_write_config_dword(dev, ITE_887x_INTCBAR,
923                                                                inta_addr[i]);
924                        ret = inb(inta_addr[i]);
925                        if (ret != 0xff) {
926                                /* ioport connected */
927                                break;
928                        }
929                        release_region(iobase->start, ITE_887x_IOSIZE);
930                        iobase = NULL;
931                }
932                i++;
933        }
934
935        if (!inta_addr[i]) {
936                dev_err(&dev->dev, "ite887x: could not find iobase\n");
937                return -ENODEV;
938        }
939
940        /* start of undocumented type checking (see parport_pc.c) */
941        type = inb(iobase->start + 0x18) & 0x0f;
942
943        switch (type) {
944        case 0x2:       /* ITE8871 (1P) */
945        case 0xa:       /* ITE8875 (1P) */
946                ret = 0;
947                break;
948        case 0xe:       /* ITE8872 (2S1P) */
949                ret = 2;
950                break;
951        case 0x6:       /* ITE8873 (1S) */
952                ret = 1;
953                break;
954        case 0x8:       /* ITE8874 (2S) */
955                ret = 2;
956                break;
957        default:
958                moan_device("Unknown ITE887x", dev);
959                ret = -ENODEV;
960        }
961
962        /* configure all serial ports */
963        for (i = 0; i < ret; i++) {
964                /* read the I/O port from the device */
965                pci_read_config_dword(dev, ITE_887x_PS0BAR + (0x4 * (i + 1)),
966                                                                &ioport);
967                ioport &= 0x0000FF00;   /* the actual base address */
968                pci_write_config_dword(dev, ITE_887x_POSIO0 + (0x4 * (i + 1)),
969                        ITE_887x_POSIO_ENABLE | ITE_887x_POSIO_SPEED |
970                        ITE_887x_POSIO_IOSIZE_8 | ioport);
971
972                /* write the ioport to the UARTBAR */
973                pci_read_config_dword(dev, ITE_887x_UARTBAR, &uartbar);
974                uartbar &= ~(0xffff << (16 * i));       /* clear half the reg */
975                uartbar |= (ioport << (16 * i));        /* set the ioport */
976                pci_write_config_dword(dev, ITE_887x_UARTBAR, uartbar);
977
978                /* get current config */
979                pci_read_config_dword(dev, ITE_887x_MISCR, &miscr);
980                /* disable interrupts (UARTx_Routing[3:0]) */
981                miscr &= ~(0xf << (12 - 4 * i));
982                /* activate the UART (UARTx_En) */
983                miscr |= 1 << (23 - i);
984                /* write new config with activated UART */
985                pci_write_config_dword(dev, ITE_887x_MISCR, miscr);
986        }
987
988        if (ret <= 0) {
989                /* the device has no UARTs if we get here */
990                release_region(iobase->start, ITE_887x_IOSIZE);
991        }
992
993        return ret;
994}
995
996static void pci_ite887x_exit(struct pci_dev *dev)
997{
998        u32 ioport;
999        /* the ioport is bit 0-15 in POSIO0R */
1000        pci_read_config_dword(dev, ITE_887x_POSIO0, &ioport);
1001        ioport &= 0xffff;
1002        release_region(ioport, ITE_887x_IOSIZE);
1003}
1004
1005/*
1006 * Oxford Semiconductor Inc.
1007 * Check that device is part of the Tornado range of devices, then determine
1008 * the number of ports available on the device.
1009 */
1010static int pci_oxsemi_tornado_init(struct pci_dev *dev)
1011{
1012        u8 __iomem *p;
1013        unsigned long deviceID;
1014        unsigned int  number_uarts = 0;
1015
1016        /* OxSemi Tornado devices are all 0xCxxx */
1017        if (dev->vendor == PCI_VENDOR_ID_OXSEMI &&
1018            (dev->device & 0xF000) != 0xC000)
1019                return 0;
1020
1021        p = pci_iomap(dev, 0, 5);
1022        if (p == NULL)
1023                return -ENOMEM;
1024
1025        deviceID = ioread32(p);
1026        /* Tornado device */
1027        if (deviceID == 0x07000200) {
1028                number_uarts = ioread8(p + 4);
1029                dev_dbg(&dev->dev,
1030                        "%d ports detected on Oxford PCI Express device\n",
1031                        number_uarts);
1032        }
1033        pci_iounmap(dev, p);
1034        return number_uarts;
1035}
1036
1037static int pci_asix_setup(struct serial_private *priv,
1038                  const struct pciserial_board *board,
1039                  struct uart_8250_port *port, int idx)
1040{
1041        port->bugs |= UART_BUG_PARITY;
1042        return pci_default_setup(priv, board, port, idx);
1043}
1044
1045/* Quatech devices have their own extra interface features */
1046
1047struct quatech_feature {
1048        u16 devid;
1049        bool amcc;
1050};
1051
1052#define QPCR_TEST_FOR1          0x3F
1053#define QPCR_TEST_GET1          0x00
1054#define QPCR_TEST_FOR2          0x40
1055#define QPCR_TEST_GET2          0x40
1056#define QPCR_TEST_FOR3          0x80
1057#define QPCR_TEST_GET3          0x40
1058#define QPCR_TEST_FOR4          0xC0
1059#define QPCR_TEST_GET4          0x80
1060
1061#define QOPR_CLOCK_X1           0x0000
1062#define QOPR_CLOCK_X2           0x0001
1063#define QOPR_CLOCK_X4           0x0002
1064#define QOPR_CLOCK_X8           0x0003
1065#define QOPR_CLOCK_RATE_MASK    0x0003
1066
1067
1068static struct quatech_feature quatech_cards[] = {
1069        { PCI_DEVICE_ID_QUATECH_QSC100,   1 },
1070        { PCI_DEVICE_ID_QUATECH_DSC100,   1 },
1071        { PCI_DEVICE_ID_QUATECH_DSC100E,  0 },
1072        { PCI_DEVICE_ID_QUATECH_DSC200,   1 },
1073        { PCI_DEVICE_ID_QUATECH_DSC200E,  0 },
1074        { PCI_DEVICE_ID_QUATECH_ESC100D,  1 },
1075        { PCI_DEVICE_ID_QUATECH_ESC100M,  1 },
1076        { PCI_DEVICE_ID_QUATECH_QSCP100,  1 },
1077        { PCI_DEVICE_ID_QUATECH_DSCP100,  1 },
1078        { PCI_DEVICE_ID_QUATECH_QSCP200,  1 },
1079        { PCI_DEVICE_ID_QUATECH_DSCP200,  1 },
1080        { PCI_DEVICE_ID_QUATECH_ESCLP100, 0 },
1081        { PCI_DEVICE_ID_QUATECH_QSCLP100, 0 },
1082        { PCI_DEVICE_ID_QUATECH_DSCLP100, 0 },
1083        { PCI_DEVICE_ID_QUATECH_SSCLP100, 0 },
1084        { PCI_DEVICE_ID_QUATECH_QSCLP200, 0 },
1085        { PCI_DEVICE_ID_QUATECH_DSCLP200, 0 },
1086        { PCI_DEVICE_ID_QUATECH_SSCLP200, 0 },
1087        { PCI_DEVICE_ID_QUATECH_SPPXP_100, 0 },
1088        { 0, }
1089};
1090
1091static int pci_quatech_amcc(u16 devid)
1092{
1093        struct quatech_feature *qf = &quatech_cards[0];
1094        while (qf->devid) {
1095                if (qf->devid == devid)
1096                        return qf->amcc;
1097                qf++;
1098        }
1099        pr_err("quatech: unknown port type '0x%04X'.\n", devid);
1100        return 0;
1101};
1102
1103static int pci_quatech_rqopr(struct uart_8250_port *port)
1104{
1105        unsigned long base = port->port.iobase;
1106        u8 LCR, val;
1107
1108        LCR = inb(base + UART_LCR);
1109        outb(0xBF, base + UART_LCR);
1110        val = inb(base + UART_SCR);
1111        outb(LCR, base + UART_LCR);
1112        return val;
1113}
1114
1115static void pci_quatech_wqopr(struct uart_8250_port *port, u8 qopr)
1116{
1117        unsigned long base = port->port.iobase;
1118        u8 LCR, val;
1119
1120        LCR = inb(base + UART_LCR);
1121        outb(0xBF, base + UART_LCR);
1122        val = inb(base + UART_SCR);
1123        outb(qopr, base + UART_SCR);
1124        outb(LCR, base + UART_LCR);
1125}
1126
1127static int pci_quatech_rqmcr(struct uart_8250_port *port)
1128{
1129        unsigned long base = port->port.iobase;
1130        u8 LCR, val, qmcr;
1131
1132        LCR = inb(base + UART_LCR);
1133        outb(0xBF, base + UART_LCR);
1134        val = inb(base + UART_SCR);
1135        outb(val | 0x10, base + UART_SCR);
1136        qmcr = inb(base + UART_MCR);
1137        outb(val, base + UART_SCR);
1138        outb(LCR, base + UART_LCR);
1139
1140        return qmcr;
1141}
1142
1143static void pci_quatech_wqmcr(struct uart_8250_port *port, u8 qmcr)
1144{
1145        unsigned long base = port->port.iobase;
1146        u8 LCR, val;
1147
1148        LCR = inb(base + UART_LCR);
1149        outb(0xBF, base + UART_LCR);
1150        val = inb(base + UART_SCR);
1151        outb(val | 0x10, base + UART_SCR);
1152        outb(qmcr, base + UART_MCR);
1153        outb(val, base + UART_SCR);
1154        outb(LCR, base + UART_LCR);
1155}
1156
1157static int pci_quatech_has_qmcr(struct uart_8250_port *port)
1158{
1159        unsigned long base = port->port.iobase;
1160        u8 LCR, val;
1161
1162        LCR = inb(base + UART_LCR);
1163        outb(0xBF, base + UART_LCR);
1164        val = inb(base + UART_SCR);
1165        if (val & 0x20) {
1166                outb(0x80, UART_LCR);
1167                if (!(inb(UART_SCR) & 0x20)) {
1168                        outb(LCR, base + UART_LCR);
1169                        return 1;
1170                }
1171        }
1172        return 0;
1173}
1174
1175static int pci_quatech_test(struct uart_8250_port *port)
1176{
1177        u8 reg;
1178        u8 qopr = pci_quatech_rqopr(port);
1179        pci_quatech_wqopr(port, qopr & QPCR_TEST_FOR1);
1180        reg = pci_quatech_rqopr(port) & 0xC0;
1181        if (reg != QPCR_TEST_GET1)
1182                return -EINVAL;
1183        pci_quatech_wqopr(port, (qopr & QPCR_TEST_FOR1)|QPCR_TEST_FOR2);
1184        reg = pci_quatech_rqopr(port) & 0xC0;
1185        if (reg != QPCR_TEST_GET2)
1186                return -EINVAL;
1187        pci_quatech_wqopr(port, (qopr & QPCR_TEST_FOR1)|QPCR_TEST_FOR3);
1188        reg = pci_quatech_rqopr(port) & 0xC0;
1189        if (reg != QPCR_TEST_GET3)
1190                return -EINVAL;
1191        pci_quatech_wqopr(port, (qopr & QPCR_TEST_FOR1)|QPCR_TEST_FOR4);
1192        reg = pci_quatech_rqopr(port) & 0xC0;
1193        if (reg != QPCR_TEST_GET4)
1194                return -EINVAL;
1195
1196        pci_quatech_wqopr(port, qopr);
1197        return 0;
1198}
1199
1200static int pci_quatech_clock(struct uart_8250_port *port)
1201{
1202        u8 qopr, reg, set;
1203        unsigned long clock;
1204
1205        if (pci_quatech_test(port) < 0)
1206                return 1843200;
1207
1208        qopr = pci_quatech_rqopr(port);
1209
1210        pci_quatech_wqopr(port, qopr & ~QOPR_CLOCK_X8);
1211        reg = pci_quatech_rqopr(port);
1212        if (reg & QOPR_CLOCK_X8) {
1213                clock = 1843200;
1214                goto out;
1215        }
1216        pci_quatech_wqopr(port, qopr | QOPR_CLOCK_X8);
1217        reg = pci_quatech_rqopr(port);
1218        if (!(reg & QOPR_CLOCK_X8)) {
1219                clock = 1843200;
1220                goto out;
1221        }
1222        reg &= QOPR_CLOCK_X8;
1223        if (reg == QOPR_CLOCK_X2) {
1224                clock =  3685400;
1225                set = QOPR_CLOCK_X2;
1226        } else if (reg == QOPR_CLOCK_X4) {
1227                clock = 7372800;
1228                set = QOPR_CLOCK_X4;
1229        } else if (reg == QOPR_CLOCK_X8) {
1230                clock = 14745600;
1231                set = QOPR_CLOCK_X8;
1232        } else {
1233                clock = 1843200;
1234                set = QOPR_CLOCK_X1;
1235        }
1236        qopr &= ~QOPR_CLOCK_RATE_MASK;
1237        qopr |= set;
1238
1239out:
1240        pci_quatech_wqopr(port, qopr);
1241        return clock;
1242}
1243
1244static int pci_quatech_rs422(struct uart_8250_port *port)
1245{
1246        u8 qmcr;
1247        int rs422 = 0;
1248
1249        if (!pci_quatech_has_qmcr(port))
1250                return 0;
1251        qmcr = pci_quatech_rqmcr(port);
1252        pci_quatech_wqmcr(port, 0xFF);
1253        if (pci_quatech_rqmcr(port))
1254                rs422 = 1;
1255        pci_quatech_wqmcr(port, qmcr);
1256        return rs422;
1257}
1258
1259static int pci_quatech_init(struct pci_dev *dev)
1260{
1261        if (pci_quatech_amcc(dev->device)) {
1262                unsigned long base = pci_resource_start(dev, 0);
1263                if (base) {
1264                        u32 tmp;
1265                        outl(inl(base + 0x38) | 0x00002000, base + 0x38);
1266                        tmp = inl(base + 0x3c);
1267                        outl(tmp | 0x01000000, base + 0x3c);
1268                        outl(tmp &= ~0x01000000, base + 0x3c);
1269                }
1270        }
1271        return 0;
1272}
1273
1274static int pci_quatech_setup(struct serial_private *priv,
1275                  const struct pciserial_board *board,
1276                  struct uart_8250_port *port, int idx)
1277{
1278        /* Needed by pci_quatech calls below */
1279        port->port.iobase = pci_resource_start(priv->dev, FL_GET_BASE(board->flags));
1280        /* Set up the clocking */
1281        port->port.uartclk = pci_quatech_clock(port);
1282        /* For now just warn about RS422 */
1283        if (pci_quatech_rs422(port))
1284                pr_warn("quatech: software control of RS422 features not currently supported.\n");
1285        return pci_default_setup(priv, board, port, idx);
1286}
1287
1288static void pci_quatech_exit(struct pci_dev *dev)
1289{
1290}
1291
1292static int pci_default_setup(struct serial_private *priv,
1293                  const struct pciserial_board *board,
1294                  struct uart_8250_port *port, int idx)
1295{
1296        unsigned int bar, offset = board->first_offset, maxnr;
1297
1298        bar = FL_GET_BASE(board->flags);
1299        if (board->flags & FL_BASE_BARS)
1300                bar += idx;
1301        else
1302                offset += idx * board->uart_offset;
1303
1304        maxnr = (pci_resource_len(priv->dev, bar) - board->first_offset) >>
1305                (board->reg_shift + 3);
1306
1307        if (board->flags & FL_REGION_SZ_CAP && idx >= maxnr)
1308                return 1;
1309
1310        return setup_port(priv, port, bar, offset, board->reg_shift);
1311}
1312
1313static int pci_pericom_setup(struct serial_private *priv,
1314                  const struct pciserial_board *board,
1315                  struct uart_8250_port *port, int idx)
1316{
1317        unsigned int bar, offset = board->first_offset, maxnr;
1318
1319        bar = FL_GET_BASE(board->flags);
1320        if (board->flags & FL_BASE_BARS)
1321                bar += idx;
1322        else
1323                offset += idx * board->uart_offset;
1324
1325        maxnr = (pci_resource_len(priv->dev, bar) - board->first_offset) >>
1326                (board->reg_shift + 3);
1327
1328        if (board->flags & FL_REGION_SZ_CAP && idx >= maxnr)
1329                return 1;
1330
1331        port->port.uartclk = 14745600;
1332
1333        return setup_port(priv, port, bar, offset, board->reg_shift);
1334}
1335
1336static int
1337ce4100_serial_setup(struct serial_private *priv,
1338                  const struct pciserial_board *board,
1339                  struct uart_8250_port *port, int idx)
1340{
1341        int ret;
1342
1343        ret = setup_port(priv, port, idx, 0, board->reg_shift);
1344        port->port.iotype = UPIO_MEM32;
1345        port->port.type = PORT_XSCALE;
1346        port->port.flags = (port->port.flags | UPF_FIXED_PORT | UPF_FIXED_TYPE);
1347        port->port.regshift = 2;
1348
1349        return ret;
1350}
1351
1352#define PCI_DEVICE_ID_INTEL_BYT_UART1   0x0f0a
1353#define PCI_DEVICE_ID_INTEL_BYT_UART2   0x0f0c
1354
1355#define PCI_DEVICE_ID_INTEL_BSW_UART1   0x228a
1356#define PCI_DEVICE_ID_INTEL_BSW_UART2   0x228c
1357
1358#define PCI_DEVICE_ID_INTEL_BDW_UART1   0x9ce3
1359#define PCI_DEVICE_ID_INTEL_BDW_UART2   0x9ce4
1360
1361#define BYT_PRV_CLK                     0x800
1362#define BYT_PRV_CLK_EN                  (1 << 0)
1363#define BYT_PRV_CLK_M_VAL_SHIFT         1
1364#define BYT_PRV_CLK_N_VAL_SHIFT         16
1365#define BYT_PRV_CLK_UPDATE              (1 << 31)
1366
1367#define BYT_TX_OVF_INT                  0x820
1368#define BYT_TX_OVF_INT_MASK             (1 << 1)
1369
1370static void
1371byt_set_termios(struct uart_port *p, struct ktermios *termios,
1372                struct ktermios *old)
1373{
1374        unsigned int baud = tty_termios_baud_rate(termios);
1375        unsigned int m, n;
1376        u32 reg;
1377
1378        /*
1379         * For baud rates 0.5M, 1M, 1.5M, 2M, 2.5M, 3M, 3.5M and 4M the
1380         * dividers must be adjusted.
1381         *
1382         * uartclk = (m / n) * 100 MHz, where m <= n
1383         */
1384        switch (baud) {
1385        case 500000:
1386        case 1000000:
1387        case 2000000:
1388        case 4000000:
1389                m = 64;
1390                n = 100;
1391                p->uartclk = 64000000;
1392                break;
1393        case 3500000:
1394                m = 56;
1395                n = 100;
1396                p->uartclk = 56000000;
1397                break;
1398        case 1500000:
1399        case 3000000:
1400                m = 48;
1401                n = 100;
1402                p->uartclk = 48000000;
1403                break;
1404        case 2500000:
1405                m = 40;
1406                n = 100;
1407                p->uartclk = 40000000;
1408                break;
1409        default:
1410                m = 2304;
1411                n = 3125;
1412                p->uartclk = 73728000;
1413        }
1414
1415        /* Reset the clock */
1416        reg = (m << BYT_PRV_CLK_M_VAL_SHIFT) | (n << BYT_PRV_CLK_N_VAL_SHIFT);
1417        writel(reg, p->membase + BYT_PRV_CLK);
1418        reg |= BYT_PRV_CLK_EN | BYT_PRV_CLK_UPDATE;
1419        writel(reg, p->membase + BYT_PRV_CLK);
1420
1421        serial8250_do_set_termios(p, termios, old);
1422}
1423
1424static bool byt_dma_filter(struct dma_chan *chan, void *param)
1425{
1426        struct dw_dma_slave *dws = param;
1427
1428        if (dws->dma_dev != chan->device->dev)
1429                return false;
1430
1431        chan->private = dws;
1432        return true;
1433}
1434
1435static int
1436byt_serial_setup(struct serial_private *priv,
1437                 const struct pciserial_board *board,
1438                 struct uart_8250_port *port, int idx)
1439{
1440        struct pci_dev *pdev = priv->dev;
1441        struct device *dev = port->port.dev;
1442        struct uart_8250_dma *dma;
1443        struct dw_dma_slave *tx_param, *rx_param;
1444        struct pci_dev *dma_dev;
1445        int ret;
1446
1447        dma = devm_kzalloc(dev, sizeof(*dma), GFP_KERNEL);
1448        if (!dma)
1449                return -ENOMEM;
1450
1451        tx_param = devm_kzalloc(dev, sizeof(*tx_param), GFP_KERNEL);
1452        if (!tx_param)
1453                return -ENOMEM;
1454
1455        rx_param = devm_kzalloc(dev, sizeof(*rx_param), GFP_KERNEL);
1456        if (!rx_param)
1457                return -ENOMEM;
1458
1459        switch (pdev->device) {
1460        case PCI_DEVICE_ID_INTEL_BYT_UART1:
1461        case PCI_DEVICE_ID_INTEL_BSW_UART1:
1462        case PCI_DEVICE_ID_INTEL_BDW_UART1:
1463                rx_param->src_id = 3;
1464                tx_param->dst_id = 2;
1465                break;
1466        case PCI_DEVICE_ID_INTEL_BYT_UART2:
1467        case PCI_DEVICE_ID_INTEL_BSW_UART2:
1468        case PCI_DEVICE_ID_INTEL_BDW_UART2:
1469                rx_param->src_id = 5;
1470                tx_param->dst_id = 4;
1471                break;
1472        default:
1473                return -EINVAL;
1474        }
1475
1476        rx_param->src_master = 1;
1477        rx_param->dst_master = 0;
1478
1479        dma->rxconf.src_maxburst = 16;
1480
1481        tx_param->src_master = 1;
1482        tx_param->dst_master = 0;
1483
1484        dma->txconf.dst_maxburst = 16;
1485
1486        dma_dev = pci_get_slot(pdev->bus, PCI_DEVFN(PCI_SLOT(pdev->devfn), 0));
1487        rx_param->dma_dev = &dma_dev->dev;
1488        tx_param->dma_dev = &dma_dev->dev;
1489
1490        dma->fn = byt_dma_filter;
1491        dma->rx_param = rx_param;
1492        dma->tx_param = tx_param;
1493
1494        ret = pci_default_setup(priv, board, port, idx);
1495        port->port.iotype = UPIO_MEM;
1496        port->port.type = PORT_16550A;
1497        port->port.flags = (port->port.flags | UPF_FIXED_PORT | UPF_FIXED_TYPE);
1498        port->port.set_termios = byt_set_termios;
1499        port->port.fifosize = 64;
1500        port->tx_loadsz = 64;
1501        port->dma = dma;
1502        port->capabilities = UART_CAP_FIFO | UART_CAP_AFE;
1503
1504        /* Disable Tx counter interrupts */
1505        writel(BYT_TX_OVF_INT_MASK, port->port.membase + BYT_TX_OVF_INT);
1506
1507        return ret;
1508}
1509
1510static int
1511pci_omegapci_setup(struct serial_private *priv,
1512                      const struct pciserial_board *board,
1513                      struct uart_8250_port *port, int idx)
1514{
1515        return setup_port(priv, port, 2, idx * 8, 0);
1516}
1517
1518static int
1519pci_brcm_trumanage_setup(struct serial_private *priv,
1520                         const struct pciserial_board *board,
1521                         struct uart_8250_port *port, int idx)
1522{
1523        int ret = pci_default_setup(priv, board, port, idx);
1524
1525        port->port.type = PORT_BRCM_TRUMANAGE;
1526        port->port.flags = (port->port.flags | UPF_FIXED_PORT | UPF_FIXED_TYPE);
1527        return ret;
1528}
1529
1530static int pci_fintek_setup(struct serial_private *priv,
1531                            const struct pciserial_board *board,
1532                            struct uart_8250_port *port, int idx)
1533{
1534        struct pci_dev *pdev = priv->dev;
1535        unsigned long base;
1536        unsigned long iobase;
1537        unsigned long ciobase = 0;
1538        u8 config_base;
1539
1540        /*
1541         * We are supposed to be able to read these from the PCI config space,
1542         * but the values there don't seem to match what we need to use, so
1543         * just use these hard-coded values for now, as they are correct.
1544         */
1545        switch (idx) {
1546        case 0: iobase = 0xe000; config_base = 0x40; break;
1547        case 1: iobase = 0xe008; config_base = 0x48; break;
1548        case 2: iobase = 0xe010; config_base = 0x50; break;
1549        case 3: iobase = 0xe018; config_base = 0x58; break;
1550        case 4: iobase = 0xe020; config_base = 0x60; break;
1551        case 5: iobase = 0xe028; config_base = 0x68; break;
1552        case 6: iobase = 0xe030; config_base = 0x70; break;
1553        case 7: iobase = 0xe038; config_base = 0x78; break;
1554        case 8: iobase = 0xe040; config_base = 0x80; break;
1555        case 9: iobase = 0xe048; config_base = 0x88; break;
1556        case 10: iobase = 0xe050; config_base = 0x90; break;
1557        case 11: iobase = 0xe058; config_base = 0x98; break;
1558        default:
1559                /* Unknown number of ports, get out of here */
1560                return -EINVAL;
1561        }
1562
1563        if (idx < 4) {
1564                base = pci_resource_start(priv->dev, 3);
1565                ciobase = (int)(base + (0x8 * idx));
1566        }
1567
1568        dev_dbg(&pdev->dev, "%s: idx=%d iobase=0x%lx ciobase=0x%lx config_base=0x%2x\n",
1569                __func__, idx, iobase, ciobase, config_base);
1570
1571        /* Enable UART I/O port */
1572        pci_write_config_byte(pdev, config_base + 0x00, 0x01);
1573
1574        /* Select 128-byte FIFO and 8x FIFO threshold */
1575        pci_write_config_byte(pdev, config_base + 0x01, 0x33);
1576
1577        /* LSB UART */
1578        pci_write_config_byte(pdev, config_base + 0x04, (u8)(iobase & 0xff));
1579
1580        /* MSB UART */
1581        pci_write_config_byte(pdev, config_base + 0x05, (u8)((iobase & 0xff00) >> 8));
1582
1583        /* irq number, this usually fails, but the spec says to do it anyway. */
1584        pci_write_config_byte(pdev, config_base + 0x06, pdev->irq);
1585
1586        port->port.iotype = UPIO_PORT;
1587        port->port.iobase = iobase;
1588        port->port.mapbase = 0;
1589        port->port.membase = NULL;
1590        port->port.regshift = 0;
1591
1592        return 0;
1593}
1594
1595static int skip_tx_en_setup(struct serial_private *priv,
1596                        const struct pciserial_board *board,
1597                        struct uart_8250_port *port, int idx)
1598{
1599        port->port.flags |= UPF_NO_TXEN_TEST;
1600        dev_dbg(&priv->dev->dev,
1601                "serial8250: skipping TxEn test for device [%04x:%04x] subsystem [%04x:%04x]\n",
1602                priv->dev->vendor, priv->dev->device,
1603                priv->dev->subsystem_vendor, priv->dev->subsystem_device);
1604
1605        return pci_default_setup(priv, board, port, idx);
1606}
1607
1608static void kt_handle_break(struct uart_port *p)
1609{
1610        struct uart_8250_port *up = up_to_u8250p(p);
1611        /*
1612         * On receipt of a BI, serial device in Intel ME (Intel
1613         * management engine) needs to have its fifos cleared for sane
1614         * SOL (Serial Over Lan) output.
1615         */
1616        serial8250_clear_and_reinit_fifos(up);
1617}
1618
1619static unsigned int kt_serial_in(struct uart_port *p, int offset)
1620{
1621        struct uart_8250_port *up = up_to_u8250p(p);
1622        unsigned int val;
1623
1624        /*
1625         * When the Intel ME (management engine) gets reset its serial
1626         * port registers could return 0 momentarily.  Functions like
1627         * serial8250_console_write, read and save the IER, perform
1628         * some operation and then restore it.  In order to avoid
1629         * setting IER register inadvertently to 0, if the value read
1630         * is 0, double check with ier value in uart_8250_port and use
1631         * that instead.  up->ier should be the same value as what is
1632         * currently configured.
1633         */
1634        val = inb(p->iobase + offset);
1635        if (offset == UART_IER) {
1636                if (val == 0)
1637                        val = up->ier;
1638        }
1639        return val;
1640}
1641
1642static int kt_serial_setup(struct serial_private *priv,
1643                           const struct pciserial_board *board,
1644                           struct uart_8250_port *port, int idx)
1645{
1646        port->port.flags |= UPF_BUG_THRE;
1647        port->port.serial_in = kt_serial_in;
1648        port->port.handle_break = kt_handle_break;
1649        return skip_tx_en_setup(priv, board, port, idx);
1650}
1651
1652static int pci_eg20t_init(struct pci_dev *dev)
1653{
1654#if defined(CONFIG_SERIAL_PCH_UART) || defined(CONFIG_SERIAL_PCH_UART_MODULE)
1655        return -ENODEV;
1656#else
1657        return 0;
1658#endif
1659}
1660
1661static int
1662pci_xr17c154_setup(struct serial_private *priv,
1663                  const struct pciserial_board *board,
1664                  struct uart_8250_port *port, int idx)
1665{
1666        port->port.flags |= UPF_EXAR_EFR;
1667        return pci_default_setup(priv, board, port, idx);
1668}
1669
1670static int
1671pci_xr17v35x_setup(struct serial_private *priv,
1672                  const struct pciserial_board *board,
1673                  struct uart_8250_port *port, int idx)
1674{
1675        u8 __iomem *p;
1676
1677        p = pci_ioremap_bar(priv->dev, 0);
1678        if (p == NULL)
1679                return -ENOMEM;
1680
1681        port->port.flags |= UPF_EXAR_EFR;
1682
1683        /*
1684         * Setup Multipurpose Input/Output pins.
1685         */
1686        if (idx == 0) {
1687                writeb(0x00, p + 0x8f); /*MPIOINT[7:0]*/
1688                writeb(0x00, p + 0x90); /*MPIOLVL[7:0]*/
1689                writeb(0x00, p + 0x91); /*MPIO3T[7:0]*/
1690                writeb(0x00, p + 0x92); /*MPIOINV[7:0]*/
1691                writeb(0x00, p + 0x93); /*MPIOSEL[7:0]*/
1692                writeb(0x00, p + 0x94); /*MPIOOD[7:0]*/
1693                writeb(0x00, p + 0x95); /*MPIOINT[15:8]*/
1694                writeb(0x00, p + 0x96); /*MPIOLVL[15:8]*/
1695                writeb(0x00, p + 0x97); /*MPIO3T[15:8]*/
1696                writeb(0x00, p + 0x98); /*MPIOINV[15:8]*/
1697                writeb(0x00, p + 0x99); /*MPIOSEL[15:8]*/
1698                writeb(0x00, p + 0x9a); /*MPIOOD[15:8]*/
1699        }
1700        writeb(0x00, p + UART_EXAR_8XMODE);
1701        writeb(UART_FCTR_EXAR_TRGD, p + UART_EXAR_FCTR);
1702        writeb(128, p + UART_EXAR_TXTRG);
1703        writeb(128, p + UART_EXAR_RXTRG);
1704        iounmap(p);
1705
1706        return pci_default_setup(priv, board, port, idx);
1707}
1708
1709#define PCI_DEVICE_ID_COMMTECH_4222PCI335 0x0004
1710#define PCI_DEVICE_ID_COMMTECH_4224PCI335 0x0002
1711#define PCI_DEVICE_ID_COMMTECH_2324PCI335 0x000a
1712#define PCI_DEVICE_ID_COMMTECH_2328PCI335 0x000b
1713
1714static int
1715pci_fastcom335_setup(struct serial_private *priv,
1716                  const struct pciserial_board *board,
1717                  struct uart_8250_port *port, int idx)
1718{
1719        u8 __iomem *p;
1720
1721        p = pci_ioremap_bar(priv->dev, 0);
1722        if (p == NULL)
1723                return -ENOMEM;
1724
1725        port->port.flags |= UPF_EXAR_EFR;
1726
1727        /*
1728         * Setup Multipurpose Input/Output pins.
1729         */
1730        if (idx == 0) {
1731                switch (priv->dev->device) {
1732                case PCI_DEVICE_ID_COMMTECH_4222PCI335:
1733                case PCI_DEVICE_ID_COMMTECH_4224PCI335:
1734                        writeb(0x78, p + 0x90); /* MPIOLVL[7:0] */
1735                        writeb(0x00, p + 0x92); /* MPIOINV[7:0] */
1736                        writeb(0x00, p + 0x93); /* MPIOSEL[7:0] */
1737                        break;
1738                case PCI_DEVICE_ID_COMMTECH_2324PCI335:
1739                case PCI_DEVICE_ID_COMMTECH_2328PCI335:
1740                        writeb(0x00, p + 0x90); /* MPIOLVL[7:0] */
1741                        writeb(0xc0, p + 0x92); /* MPIOINV[7:0] */
1742                        writeb(0xc0, p + 0x93); /* MPIOSEL[7:0] */
1743                        break;
1744                }
1745                writeb(0x00, p + 0x8f); /* MPIOINT[7:0] */
1746                writeb(0x00, p + 0x91); /* MPIO3T[7:0] */
1747                writeb(0x00, p + 0x94); /* MPIOOD[7:0] */
1748        }
1749        writeb(0x00, p + UART_EXAR_8XMODE);
1750        writeb(UART_FCTR_EXAR_TRGD, p + UART_EXAR_FCTR);
1751        writeb(32, p + UART_EXAR_TXTRG);
1752        writeb(32, p + UART_EXAR_RXTRG);
1753        iounmap(p);
1754
1755        return pci_default_setup(priv, board, port, idx);
1756}
1757
1758static int
1759pci_wch_ch353_setup(struct serial_private *priv,
1760                    const struct pciserial_board *board,
1761                    struct uart_8250_port *port, int idx)
1762{
1763        port->port.flags |= UPF_FIXED_TYPE;
1764        port->port.type = PORT_16550A;
1765        return pci_default_setup(priv, board, port, idx);
1766}
1767
1768static int
1769pci_wch_ch38x_setup(struct serial_private *priv,
1770                    const struct pciserial_board *board,
1771                    struct uart_8250_port *port, int idx)
1772{
1773        port->port.flags |= UPF_FIXED_TYPE;
1774        port->port.type = PORT_16850;
1775        return pci_default_setup(priv, board, port, idx);
1776}
1777
1778#define PCI_VENDOR_ID_SBSMODULARIO      0x124B
1779#define PCI_SUBVENDOR_ID_SBSMODULARIO   0x124B
1780#define PCI_DEVICE_ID_OCTPRO            0x0001
1781#define PCI_SUBDEVICE_ID_OCTPRO232      0x0108
1782#define PCI_SUBDEVICE_ID_OCTPRO422      0x0208
1783#define PCI_SUBDEVICE_ID_POCTAL232      0x0308
1784#define PCI_SUBDEVICE_ID_POCTAL422      0x0408
1785#define PCI_SUBDEVICE_ID_SIIG_DUAL_00   0x2500
1786#define PCI_SUBDEVICE_ID_SIIG_DUAL_30   0x2530
1787#define PCI_VENDOR_ID_ADVANTECH         0x13fe
1788#define PCI_DEVICE_ID_INTEL_CE4100_UART 0x2e66
1789#define PCI_DEVICE_ID_ADVANTECH_PCI3620 0x3620
1790#define PCI_DEVICE_ID_ADVANTECH_PCI3618 0x3618
1791#define PCI_DEVICE_ID_ADVANTECH_PCIf618 0xf618
1792#define PCI_DEVICE_ID_TITAN_200I        0x8028
1793#define PCI_DEVICE_ID_TITAN_400I        0x8048
1794#define PCI_DEVICE_ID_TITAN_800I        0x8088
1795#define PCI_DEVICE_ID_TITAN_800EH       0xA007
1796#define PCI_DEVICE_ID_TITAN_800EHB      0xA008
1797#define PCI_DEVICE_ID_TITAN_400EH       0xA009
1798#define PCI_DEVICE_ID_TITAN_100E        0xA010
1799#define PCI_DEVICE_ID_TITAN_200E        0xA012
1800#define PCI_DEVICE_ID_TITAN_400E        0xA013
1801#define PCI_DEVICE_ID_TITAN_800E        0xA014
1802#define PCI_DEVICE_ID_TITAN_200EI       0xA016
1803#define PCI_DEVICE_ID_TITAN_200EISI     0xA017
1804#define PCI_DEVICE_ID_TITAN_200V3       0xA306
1805#define PCI_DEVICE_ID_TITAN_400V3       0xA310
1806#define PCI_DEVICE_ID_TITAN_410V3       0xA312
1807#define PCI_DEVICE_ID_TITAN_800V3       0xA314
1808#define PCI_DEVICE_ID_TITAN_800V3B      0xA315
1809#define PCI_DEVICE_ID_OXSEMI_16PCI958   0x9538
1810#define PCIE_DEVICE_ID_NEO_2_OX_IBM     0x00F6
1811#define PCI_DEVICE_ID_PLX_CRONYX_OMEGA  0xc001
1812#define PCI_DEVICE_ID_INTEL_PATSBURG_KT 0x1d3d
1813#define PCI_VENDOR_ID_WCH               0x4348
1814#define PCI_DEVICE_ID_WCH_CH352_2S      0x3253
1815#define PCI_DEVICE_ID_WCH_CH353_4S      0x3453
1816#define PCI_DEVICE_ID_WCH_CH353_2S1PF   0x5046
1817#define PCI_DEVICE_ID_WCH_CH353_1S1P    0x5053
1818#define PCI_DEVICE_ID_WCH_CH353_2S1P    0x7053
1819#define PCI_VENDOR_ID_AGESTAR           0x5372
1820#define PCI_DEVICE_ID_AGESTAR_9375      0x6872
1821#define PCI_VENDOR_ID_ASIX              0x9710
1822#define PCI_DEVICE_ID_COMMTECH_4224PCIE 0x0020
1823#define PCI_DEVICE_ID_COMMTECH_4228PCIE 0x0021
1824#define PCI_DEVICE_ID_COMMTECH_4222PCIE 0x0022
1825#define PCI_DEVICE_ID_BROADCOM_TRUMANAGE 0x160a
1826#define PCI_DEVICE_ID_AMCC_ADDIDATA_APCI7800 0x818e
1827#define PCI_DEVICE_ID_INTEL_QRK_UART    0x0936
1828
1829#define PCI_VENDOR_ID_SUNIX             0x1fd4
1830#define PCI_DEVICE_ID_SUNIX_1999        0x1999
1831
1832#define PCIE_VENDOR_ID_WCH              0x1c00
1833#define PCIE_DEVICE_ID_WCH_CH382_2S1P   0x3250
1834#define PCIE_DEVICE_ID_WCH_CH384_4S     0x3470
1835#define PCIE_DEVICE_ID_WCH_CH382_2S     0x3253
1836
1837#define PCI_DEVICE_ID_EXAR_XR17V4358    0x4358
1838#define PCI_DEVICE_ID_EXAR_XR17V8358    0x8358
1839
1840/* Unknown vendors/cards - this should not be in linux/pci_ids.h */
1841#define PCI_SUBDEVICE_ID_UNKNOWN_0x1584 0x1584
1842#define PCI_SUBDEVICE_ID_UNKNOWN_0x1588 0x1588
1843
1844/*
1845 * Master list of serial port init/setup/exit quirks.
1846 * This does not describe the general nature of the port.
1847 * (ie, baud base, number and location of ports, etc)
1848 *
1849 * This list is ordered alphabetically by vendor then device.
1850 * Specific entries must come before more generic entries.
1851 */
1852static struct pci_serial_quirk pci_serial_quirks[] __refdata = {
1853        /*
1854        * ADDI-DATA GmbH communication cards <info@addi-data.com>
1855        */
1856        {
1857                .vendor         = PCI_VENDOR_ID_AMCC,
1858                .device         = PCI_DEVICE_ID_AMCC_ADDIDATA_APCI7800,
1859                .subvendor      = PCI_ANY_ID,
1860                .subdevice      = PCI_ANY_ID,
1861                .setup          = addidata_apci7800_setup,
1862        },
1863        /*
1864         * AFAVLAB cards - these may be called via parport_serial
1865         *  It is not clear whether this applies to all products.
1866         */
1867        {
1868                .vendor         = PCI_VENDOR_ID_AFAVLAB,
1869                .device         = PCI_ANY_ID,
1870                .subvendor      = PCI_ANY_ID,
1871                .subdevice      = PCI_ANY_ID,
1872                .setup          = afavlab_setup,
1873        },
1874        /*
1875         * HP Diva
1876         */
1877        {
1878                .vendor         = PCI_VENDOR_ID_HP,
1879                .device         = PCI_DEVICE_ID_HP_DIVA,
1880                .subvendor      = PCI_ANY_ID,
1881                .subdevice      = PCI_ANY_ID,
1882                .init           = pci_hp_diva_init,
1883                .setup          = pci_hp_diva_setup,
1884        },
1885        /*
1886         * Intel
1887         */
1888        {
1889                .vendor         = PCI_VENDOR_ID_INTEL,
1890                .device         = PCI_DEVICE_ID_INTEL_80960_RP,
1891                .subvendor      = 0xe4bf,
1892                .subdevice      = PCI_ANY_ID,
1893                .init           = pci_inteli960ni_init,
1894                .setup          = pci_default_setup,
1895        },
1896        {
1897                .vendor         = PCI_VENDOR_ID_INTEL,
1898                .device         = PCI_DEVICE_ID_INTEL_8257X_SOL,
1899                .subvendor      = PCI_ANY_ID,
1900                .subdevice      = PCI_ANY_ID,
1901                .setup          = skip_tx_en_setup,
1902        },
1903        {
1904                .vendor         = PCI_VENDOR_ID_INTEL,
1905                .device         = PCI_DEVICE_ID_INTEL_82573L_SOL,
1906                .subvendor      = PCI_ANY_ID,
1907                .subdevice      = PCI_ANY_ID,
1908                .setup          = skip_tx_en_setup,
1909        },
1910        {
1911                .vendor         = PCI_VENDOR_ID_INTEL,
1912                .device         = PCI_DEVICE_ID_INTEL_82573E_SOL,
1913                .subvendor      = PCI_ANY_ID,
1914                .subdevice      = PCI_ANY_ID,
1915                .setup          = skip_tx_en_setup,
1916        },
1917        {
1918                .vendor         = PCI_VENDOR_ID_INTEL,
1919                .device         = PCI_DEVICE_ID_INTEL_CE4100_UART,
1920                .subvendor      = PCI_ANY_ID,
1921                .subdevice      = PCI_ANY_ID,
1922                .setup          = ce4100_serial_setup,
1923        },
1924        {
1925                .vendor         = PCI_VENDOR_ID_INTEL,
1926                .device         = PCI_DEVICE_ID_INTEL_PATSBURG_KT,
1927                .subvendor      = PCI_ANY_ID,
1928                .subdevice      = PCI_ANY_ID,
1929                .setup          = kt_serial_setup,
1930        },
1931        {
1932                .vendor         = PCI_VENDOR_ID_INTEL,
1933                .device         = PCI_DEVICE_ID_INTEL_BYT_UART1,
1934                .subvendor      = PCI_ANY_ID,
1935                .subdevice      = PCI_ANY_ID,
1936                .setup          = byt_serial_setup,
1937        },
1938        {
1939                .vendor         = PCI_VENDOR_ID_INTEL,
1940                .device         = PCI_DEVICE_ID_INTEL_BYT_UART2,
1941                .subvendor      = PCI_ANY_ID,
1942                .subdevice      = PCI_ANY_ID,
1943                .setup          = byt_serial_setup,
1944        },
1945        {
1946                .vendor         = PCI_VENDOR_ID_INTEL,
1947                .device         = PCI_DEVICE_ID_INTEL_QRK_UART,
1948                .subvendor      = PCI_ANY_ID,
1949                .subdevice      = PCI_ANY_ID,
1950                .setup          = pci_default_setup,
1951        },
1952        {
1953                .vendor         = PCI_VENDOR_ID_INTEL,
1954                .device         = PCI_DEVICE_ID_INTEL_BSW_UART1,
1955                .subvendor      = PCI_ANY_ID,
1956                .subdevice      = PCI_ANY_ID,
1957                .setup          = byt_serial_setup,
1958        },
1959        {
1960                .vendor         = PCI_VENDOR_ID_INTEL,
1961                .device         = PCI_DEVICE_ID_INTEL_BSW_UART2,
1962                .subvendor      = PCI_ANY_ID,
1963                .subdevice      = PCI_ANY_ID,
1964                .setup          = byt_serial_setup,
1965        },
1966        {
1967                .vendor         = PCI_VENDOR_ID_INTEL,
1968                .device         = PCI_DEVICE_ID_INTEL_BDW_UART1,
1969                .subvendor      = PCI_ANY_ID,
1970                .subdevice      = PCI_ANY_ID,
1971                .setup          = byt_serial_setup,
1972        },
1973        {
1974                .vendor         = PCI_VENDOR_ID_INTEL,
1975                .device         = PCI_DEVICE_ID_INTEL_BDW_UART2,
1976                .subvendor      = PCI_ANY_ID,
1977                .subdevice      = PCI_ANY_ID,
1978                .setup          = byt_serial_setup,
1979        },
1980        /*
1981         * ITE
1982         */
1983        {
1984                .vendor         = PCI_VENDOR_ID_ITE,
1985                .device         = PCI_DEVICE_ID_ITE_8872,
1986                .subvendor      = PCI_ANY_ID,
1987                .subdevice      = PCI_ANY_ID,
1988                .init           = pci_ite887x_init,
1989                .setup          = pci_default_setup,
1990                .exit           = pci_ite887x_exit,
1991        },
1992        /*
1993         * National Instruments
1994         */
1995        {
1996                .vendor         = PCI_VENDOR_ID_NI,
1997                .device         = PCI_DEVICE_ID_NI_PCI23216,
1998                .subvendor      = PCI_ANY_ID,
1999                .subdevice      = PCI_ANY_ID,
2000                .init           = pci_ni8420_init,
2001                .setup          = pci_default_setup,
2002                .exit           = pci_ni8420_exit,
2003        },
2004        {
2005                .vendor         = PCI_VENDOR_ID_NI,
2006                .device         = PCI_DEVICE_ID_NI_PCI2328,
2007                .subvendor      = PCI_ANY_ID,
2008                .subdevice      = PCI_ANY_ID,
2009                .init           = pci_ni8420_init,
2010                .setup          = pci_default_setup,
2011                .exit           = pci_ni8420_exit,
2012        },
2013        {
2014                .vendor         = PCI_VENDOR_ID_NI,
2015                .device         = PCI_DEVICE_ID_NI_PCI2324,
2016                .subvendor      = PCI_ANY_ID,
2017                .subdevice      = PCI_ANY_ID,
2018                .init           = pci_ni8420_init,
2019                .setup          = pci_default_setup,
2020                .exit           = pci_ni8420_exit,
2021        },
2022        {
2023                .vendor         = PCI_VENDOR_ID_NI,
2024                .device         = PCI_DEVICE_ID_NI_PCI2322,
2025                .subvendor      = PCI_ANY_ID,
2026                .subdevice      = PCI_ANY_ID,
2027                .init           = pci_ni8420_init,
2028                .setup          = pci_default_setup,
2029                .exit           = pci_ni8420_exit,
2030        },
2031        {
2032                .vendor         = PCI_VENDOR_ID_NI,
2033                .device         = PCI_DEVICE_ID_NI_PCI2324I,
2034                .subvendor      = PCI_ANY_ID,
2035                .subdevice      = PCI_ANY_ID,
2036                .init           = pci_ni8420_init,
2037                .setup          = pci_default_setup,
2038                .exit           = pci_ni8420_exit,
2039        },
2040        {
2041                .vendor         = PCI_VENDOR_ID_NI,
2042                .device         = PCI_DEVICE_ID_NI_PCI2322I,
2043                .subvendor      = PCI_ANY_ID,
2044                .subdevice      = PCI_ANY_ID,
2045                .init           = pci_ni8420_init,
2046                .setup          = pci_default_setup,
2047                .exit           = pci_ni8420_exit,
2048        },
2049        {
2050                .vendor         = PCI_VENDOR_ID_NI,
2051                .device         = PCI_DEVICE_ID_NI_PXI8420_23216,
2052                .subvendor      = PCI_ANY_ID,
2053                .subdevice      = PCI_ANY_ID,
2054                .init           = pci_ni8420_init,
2055                .setup          = pci_default_setup,
2056                .exit           = pci_ni8420_exit,
2057        },
2058        {
2059                .vendor         = PCI_VENDOR_ID_NI,
2060                .device         = PCI_DEVICE_ID_NI_PXI8420_2328,
2061                .subvendor      = PCI_ANY_ID,
2062                .subdevice      = PCI_ANY_ID,
2063                .init           = pci_ni8420_init,
2064                .setup          = pci_default_setup,
2065                .exit           = pci_ni8420_exit,
2066        },
2067        {
2068                .vendor         = PCI_VENDOR_ID_NI,
2069                .device         = PCI_DEVICE_ID_NI_PXI8420_2324,
2070                .subvendor      = PCI_ANY_ID,
2071                .subdevice      = PCI_ANY_ID,
2072                .init           = pci_ni8420_init,
2073                .setup          = pci_default_setup,
2074                .exit           = pci_ni8420_exit,
2075        },
2076        {
2077                .vendor         = PCI_VENDOR_ID_NI,
2078                .device         = PCI_DEVICE_ID_NI_PXI8420_2322,
2079                .subvendor      = PCI_ANY_ID,
2080                .subdevice      = PCI_ANY_ID,
2081                .init           = pci_ni8420_init,
2082                .setup          = pci_default_setup,
2083                .exit           = pci_ni8420_exit,
2084        },
2085        {
2086                .vendor         = PCI_VENDOR_ID_NI,
2087                .device         = PCI_DEVICE_ID_NI_PXI8422_2324,
2088                .subvendor      = PCI_ANY_ID,
2089                .subdevice      = PCI_ANY_ID,
2090                .init           = pci_ni8420_init,
2091                .setup          = pci_default_setup,
2092                .exit           = pci_ni8420_exit,
2093        },
2094        {
2095                .vendor         = PCI_VENDOR_ID_NI,
2096                .device         = PCI_DEVICE_ID_NI_PXI8422_2322,
2097                .subvendor      = PCI_ANY_ID,
2098                .subdevice      = PCI_ANY_ID,
2099                .init           = pci_ni8420_init,
2100                .setup          = pci_default_setup,
2101                .exit           = pci_ni8420_exit,
2102        },
2103        {
2104                .vendor         = PCI_VENDOR_ID_NI,
2105                .device         = PCI_ANY_ID,
2106                .subvendor      = PCI_ANY_ID,
2107                .subdevice      = PCI_ANY_ID,
2108                .init           = pci_ni8430_init,
2109                .setup          = pci_ni8430_setup,
2110                .exit           = pci_ni8430_exit,
2111        },
2112        /* Quatech */
2113        {
2114                .vendor         = PCI_VENDOR_ID_QUATECH,
2115                .device         = PCI_ANY_ID,
2116                .subvendor      = PCI_ANY_ID,
2117                .subdevice      = PCI_ANY_ID,
2118                .init           = pci_quatech_init,
2119                .setup          = pci_quatech_setup,
2120                .exit           = pci_quatech_exit,
2121        },
2122        /*
2123         * Panacom
2124         */
2125        {
2126                .vendor         = PCI_VENDOR_ID_PANACOM,
2127                .device         = PCI_DEVICE_ID_PANACOM_QUADMODEM,
2128                .subvendor      = PCI_ANY_ID,
2129                .subdevice      = PCI_ANY_ID,
2130                .init           = pci_plx9050_init,
2131                .setup          = pci_default_setup,
2132                .exit           = pci_plx9050_exit,
2133        },
2134        {
2135                .vendor         = PCI_VENDOR_ID_PANACOM,
2136                .device         = PCI_DEVICE_ID_PANACOM_DUALMODEM,
2137                .subvendor      = PCI_ANY_ID,
2138                .subdevice      = PCI_ANY_ID,
2139                .init           = pci_plx9050_init,
2140                .setup          = pci_default_setup,
2141                .exit           = pci_plx9050_exit,
2142        },
2143        /*
2144         * Pericom
2145         */
2146        {
2147                .vendor         = 0x12d8,
2148                .device         = 0x7952,
2149                .subvendor      = PCI_ANY_ID,
2150                .subdevice      = PCI_ANY_ID,
2151                .setup          = pci_pericom_setup,
2152        },
2153        {
2154                .vendor         = 0x12d8,
2155                .device         = 0x7954,
2156                .subvendor      = PCI_ANY_ID,
2157                .subdevice      = PCI_ANY_ID,
2158                .setup          = pci_pericom_setup,
2159        },
2160        {
2161                .vendor         = 0x12d8,
2162                .device         = 0x7958,
2163                .subvendor      = PCI_ANY_ID,
2164                .subdevice      = PCI_ANY_ID,
2165                .setup          = pci_pericom_setup,
2166        },
2167
2168        /*
2169         * PLX
2170         */
2171        {
2172                .vendor         = PCI_VENDOR_ID_PLX,
2173                .device         = PCI_DEVICE_ID_PLX_9030,
2174                .subvendor      = PCI_SUBVENDOR_ID_PERLE,
2175                .subdevice      = PCI_ANY_ID,
2176                .setup          = pci_default_setup,
2177        },
2178        {
2179                .vendor         = PCI_VENDOR_ID_PLX,
2180                .device         = PCI_DEVICE_ID_PLX_9050,
2181                .subvendor      = PCI_SUBVENDOR_ID_EXSYS,
2182                .subdevice      = PCI_SUBDEVICE_ID_EXSYS_4055,
2183                .init           = pci_plx9050_init,
2184                .setup          = pci_default_setup,
2185                .exit           = pci_plx9050_exit,
2186        },
2187        {
2188                .vendor         = PCI_VENDOR_ID_PLX,
2189                .device         = PCI_DEVICE_ID_PLX_9050,
2190                .subvendor      = PCI_SUBVENDOR_ID_KEYSPAN,
2191                .subdevice      = PCI_SUBDEVICE_ID_KEYSPAN_SX2,
2192                .init           = pci_plx9050_init,
2193                .setup          = pci_default_setup,
2194                .exit           = pci_plx9050_exit,
2195        },
2196        {
2197                .vendor         = PCI_VENDOR_ID_PLX,
2198                .device         = PCI_DEVICE_ID_PLX_ROMULUS,
2199                .subvendor      = PCI_VENDOR_ID_PLX,
2200                .subdevice      = PCI_DEVICE_ID_PLX_ROMULUS,
2201                .init           = pci_plx9050_init,
2202                .setup          = pci_default_setup,
2203                .exit           = pci_plx9050_exit,
2204        },
2205        /*
2206         * SBS Technologies, Inc., PMC-OCTALPRO 232
2207         */
2208        {
2209                .vendor         = PCI_VENDOR_ID_SBSMODULARIO,
2210                .device         = PCI_DEVICE_ID_OCTPRO,
2211                .subvendor      = PCI_SUBVENDOR_ID_SBSMODULARIO,
2212                .subdevice      = PCI_SUBDEVICE_ID_OCTPRO232,
2213                .init           = sbs_init,
2214                .setup          = sbs_setup,
2215                .exit           = sbs_exit,
2216        },
2217        /*
2218         * SBS Technologies, Inc., PMC-OCTALPRO 422
2219         */
2220        {
2221                .vendor         = PCI_VENDOR_ID_SBSMODULARIO,
2222                .device         = PCI_DEVICE_ID_OCTPRO,
2223                .subvendor      = PCI_SUBVENDOR_ID_SBSMODULARIO,
2224                .subdevice      = PCI_SUBDEVICE_ID_OCTPRO422,
2225                .init           = sbs_init,
2226                .setup          = sbs_setup,
2227                .exit           = sbs_exit,
2228        },
2229        /*
2230         * SBS Technologies, Inc., P-Octal 232
2231         */
2232        {
2233                .vendor         = PCI_VENDOR_ID_SBSMODULARIO,
2234                .device         = PCI_DEVICE_ID_OCTPRO,
2235                .subvendor      = PCI_SUBVENDOR_ID_SBSMODULARIO,
2236                .subdevice      = PCI_SUBDEVICE_ID_POCTAL232,
2237                .init           = sbs_init,
2238                .setup          = sbs_setup,
2239                .exit           = sbs_exit,
2240        },
2241        /*
2242         * SBS Technologies, Inc., P-Octal 422
2243         */
2244        {
2245                .vendor         = PCI_VENDOR_ID_SBSMODULARIO,
2246                .device         = PCI_DEVICE_ID_OCTPRO,
2247                .subvendor      = PCI_SUBVENDOR_ID_SBSMODULARIO,
2248                .subdevice      = PCI_SUBDEVICE_ID_POCTAL422,
2249                .init           = sbs_init,
2250                .setup          = sbs_setup,
2251                .exit           = sbs_exit,
2252        },
2253        /*
2254         * SIIG cards - these may be called via parport_serial
2255         */
2256        {
2257                .vendor         = PCI_VENDOR_ID_SIIG,
2258                .device         = PCI_ANY_ID,
2259                .subvendor      = PCI_ANY_ID,
2260                .subdevice      = PCI_ANY_ID,
2261                .init           = pci_siig_init,
2262                .setup          = pci_siig_setup,
2263        },
2264        /*
2265         * Titan cards
2266         */
2267        {
2268                .vendor         = PCI_VENDOR_ID_TITAN,
2269                .device         = PCI_DEVICE_ID_TITAN_400L,
2270                .subvendor      = PCI_ANY_ID,
2271                .subdevice      = PCI_ANY_ID,
2272                .setup          = titan_400l_800l_setup,
2273        },
2274        {
2275                .vendor         = PCI_VENDOR_ID_TITAN,
2276                .device         = PCI_DEVICE_ID_TITAN_800L,
2277                .subvendor      = PCI_ANY_ID,
2278                .subdevice      = PCI_ANY_ID,
2279                .setup          = titan_400l_800l_setup,
2280        },
2281        /*
2282         * Timedia cards
2283         */
2284        {
2285                .vendor         = PCI_VENDOR_ID_TIMEDIA,
2286                .device         = PCI_DEVICE_ID_TIMEDIA_1889,
2287                .subvendor      = PCI_VENDOR_ID_TIMEDIA,
2288                .subdevice      = PCI_ANY_ID,
2289                .probe          = pci_timedia_probe,
2290                .init           = pci_timedia_init,
2291                .setup          = pci_timedia_setup,
2292        },
2293        {
2294                .vendor         = PCI_VENDOR_ID_TIMEDIA,
2295                .device         = PCI_ANY_ID,
2296                .subvendor      = PCI_ANY_ID,
2297                .subdevice      = PCI_ANY_ID,
2298                .setup          = pci_timedia_setup,
2299        },
2300        /*
2301         * SUNIX (Timedia) cards
2302         * Do not "probe" for these cards as there is at least one combination
2303         * card that should be handled by parport_pc that doesn't match the
2304         * rule in pci_timedia_probe.
2305         * It is part number is MIO5079A but its subdevice ID is 0x0102.
2306         * There are some boards with part number SER5037AL that report
2307         * subdevice ID 0x0002.
2308         */
2309        {
2310                .vendor         = PCI_VENDOR_ID_SUNIX,
2311                .device         = PCI_DEVICE_ID_SUNIX_1999,
2312                .subvendor      = PCI_VENDOR_ID_SUNIX,
2313                .subdevice      = PCI_ANY_ID,
2314                .init           = pci_timedia_init,
2315                .setup          = pci_timedia_setup,
2316        },
2317        /*
2318         * Exar cards
2319         */
2320        {
2321                .vendor = PCI_VENDOR_ID_EXAR,
2322                .device = PCI_DEVICE_ID_EXAR_XR17C152,
2323                .subvendor      = PCI_ANY_ID,
2324                .subdevice      = PCI_ANY_ID,
2325                .setup          = pci_xr17c154_setup,
2326        },
2327        {
2328                .vendor = PCI_VENDOR_ID_EXAR,
2329                .device = PCI_DEVICE_ID_EXAR_XR17C154,
2330                .subvendor      = PCI_ANY_ID,
2331                .subdevice      = PCI_ANY_ID,
2332                .setup          = pci_xr17c154_setup,
2333        },
2334        {
2335                .vendor = PCI_VENDOR_ID_EXAR,
2336                .device = PCI_DEVICE_ID_EXAR_XR17C158,
2337                .subvendor      = PCI_ANY_ID,
2338                .subdevice      = PCI_ANY_ID,
2339                .setup          = pci_xr17c154_setup,
2340        },
2341        {
2342                .vendor = PCI_VENDOR_ID_EXAR,
2343                .device = PCI_DEVICE_ID_EXAR_XR17V352,
2344                .subvendor      = PCI_ANY_ID,
2345                .subdevice      = PCI_ANY_ID,
2346                .setup          = pci_xr17v35x_setup,
2347        },
2348        {
2349                .vendor = PCI_VENDOR_ID_EXAR,
2350                .device = PCI_DEVICE_ID_EXAR_XR17V354,
2351                .subvendor      = PCI_ANY_ID,
2352                .subdevice      = PCI_ANY_ID,
2353                .setup          = pci_xr17v35x_setup,
2354        },
2355        {
2356                .vendor = PCI_VENDOR_ID_EXAR,
2357                .device = PCI_DEVICE_ID_EXAR_XR17V358,
2358                .subvendor      = PCI_ANY_ID,
2359                .subdevice      = PCI_ANY_ID,
2360                .setup          = pci_xr17v35x_setup,
2361        },
2362        {
2363                .vendor = PCI_VENDOR_ID_EXAR,
2364                .device = PCI_DEVICE_ID_EXAR_XR17V4358,
2365                .subvendor      = PCI_ANY_ID,
2366                .subdevice      = PCI_ANY_ID,
2367                .setup          = pci_xr17v35x_setup,
2368        },
2369        {
2370                .vendor = PCI_VENDOR_ID_EXAR,
2371                .device = PCI_DEVICE_ID_EXAR_XR17V8358,
2372                .subvendor      = PCI_ANY_ID,
2373                .subdevice      = PCI_ANY_ID,
2374                .setup          = pci_xr17v35x_setup,
2375        },
2376        /*
2377         * Xircom cards
2378         */
2379        {
2380                .vendor         = PCI_VENDOR_ID_XIRCOM,
2381                .device         = PCI_DEVICE_ID_XIRCOM_X3201_MDM,
2382                .subvendor      = PCI_ANY_ID,
2383                .subdevice      = PCI_ANY_ID,
2384                .init           = pci_xircom_init,
2385                .setup          = pci_default_setup,
2386        },
2387        /*
2388         * Netmos cards - these may be called via parport_serial
2389         */
2390        {
2391                .vendor         = PCI_VENDOR_ID_NETMOS,
2392                .device         = PCI_ANY_ID,
2393                .subvendor      = PCI_ANY_ID,
2394                .subdevice      = PCI_ANY_ID,
2395                .init           = pci_netmos_init,
2396                .setup          = pci_netmos_9900_setup,
2397        },
2398        /*
2399         * For Oxford Semiconductor Tornado based devices
2400         */
2401        {
2402                .vendor         = PCI_VENDOR_ID_OXSEMI,
2403                .device         = PCI_ANY_ID,
2404                .subvendor      = PCI_ANY_ID,
2405                .subdevice      = PCI_ANY_ID,
2406                .init           = pci_oxsemi_tornado_init,
2407                .setup          = pci_default_setup,
2408        },
2409        {
2410                .vendor         = PCI_VENDOR_ID_MAINPINE,
2411                .device         = PCI_ANY_ID,
2412                .subvendor      = PCI_ANY_ID,
2413                .subdevice      = PCI_ANY_ID,
2414                .init           = pci_oxsemi_tornado_init,
2415                .setup          = pci_default_setup,
2416        },
2417        {
2418                .vendor         = PCI_VENDOR_ID_DIGI,
2419                .device         = PCIE_DEVICE_ID_NEO_2_OX_IBM,
2420                .subvendor              = PCI_SUBVENDOR_ID_IBM,
2421                .subdevice              = PCI_ANY_ID,
2422                .init                   = pci_oxsemi_tornado_init,
2423                .setup          = pci_default_setup,
2424        },
2425        {
2426                .vendor         = PCI_VENDOR_ID_INTEL,
2427                .device         = 0x8811,
2428                .subvendor      = PCI_ANY_ID,
2429                .subdevice      = PCI_ANY_ID,
2430                .init           = pci_eg20t_init,
2431                .setup          = pci_default_setup,
2432        },
2433        {
2434                .vendor         = PCI_VENDOR_ID_INTEL,
2435                .device         = 0x8812,
2436                .subvendor      = PCI_ANY_ID,
2437                .subdevice      = PCI_ANY_ID,
2438                .init           = pci_eg20t_init,
2439                .setup          = pci_default_setup,
2440        },
2441        {
2442                .vendor         = PCI_VENDOR_ID_INTEL,
2443                .device         = 0x8813,
2444                .subvendor      = PCI_ANY_ID,
2445                .subdevice      = PCI_ANY_ID,
2446                .init           = pci_eg20t_init,
2447                .setup          = pci_default_setup,
2448        },
2449        {
2450                .vendor         = PCI_VENDOR_ID_INTEL,
2451                .device         = 0x8814,
2452                .subvendor      = PCI_ANY_ID,
2453                .subdevice      = PCI_ANY_ID,
2454                .init           = pci_eg20t_init,
2455                .setup          = pci_default_setup,
2456        },
2457        {
2458                .vendor         = 0x10DB,
2459                .device         = 0x8027,
2460                .subvendor      = PCI_ANY_ID,
2461                .subdevice      = PCI_ANY_ID,
2462                .init           = pci_eg20t_init,
2463                .setup          = pci_default_setup,
2464        },
2465        {
2466                .vendor         = 0x10DB,
2467                .device         = 0x8028,
2468                .subvendor      = PCI_ANY_ID,
2469                .subdevice      = PCI_ANY_ID,
2470                .init           = pci_eg20t_init,
2471                .setup          = pci_default_setup,
2472        },
2473        {
2474                .vendor         = 0x10DB,
2475                .device         = 0x8029,
2476                .subvendor      = PCI_ANY_ID,
2477                .subdevice      = PCI_ANY_ID,
2478                .init           = pci_eg20t_init,
2479                .setup          = pci_default_setup,
2480        },
2481        {
2482                .vendor         = 0x10DB,
2483                .device         = 0x800C,
2484                .subvendor      = PCI_ANY_ID,
2485                .subdevice      = PCI_ANY_ID,
2486                .init           = pci_eg20t_init,
2487                .setup          = pci_default_setup,
2488        },
2489        {
2490                .vendor         = 0x10DB,
2491                .device         = 0x800D,
2492                .subvendor      = PCI_ANY_ID,
2493                .subdevice      = PCI_ANY_ID,
2494                .init           = pci_eg20t_init,
2495                .setup          = pci_default_setup,
2496        },
2497        /*
2498         * Cronyx Omega PCI (PLX-chip based)
2499         */
2500        {
2501                .vendor         = PCI_VENDOR_ID_PLX,
2502                .device         = PCI_DEVICE_ID_PLX_CRONYX_OMEGA,
2503                .subvendor      = PCI_ANY_ID,
2504                .subdevice      = PCI_ANY_ID,
2505                .setup          = pci_omegapci_setup,
2506        },
2507        /* WCH CH353 1S1P card (16550 clone) */
2508        {
2509                .vendor         = PCI_VENDOR_ID_WCH,
2510                .device         = PCI_DEVICE_ID_WCH_CH353_1S1P,
2511                .subvendor      = PCI_ANY_ID,
2512                .subdevice      = PCI_ANY_ID,
2513                .setup          = pci_wch_ch353_setup,
2514        },
2515        /* WCH CH353 2S1P card (16550 clone) */
2516        {
2517                .vendor         = PCI_VENDOR_ID_WCH,
2518                .device         = PCI_DEVICE_ID_WCH_CH353_2S1P,
2519                .subvendor      = PCI_ANY_ID,
2520                .subdevice      = PCI_ANY_ID,
2521                .setup          = pci_wch_ch353_setup,
2522        },
2523        /* WCH CH353 4S card (16550 clone) */
2524        {
2525                .vendor         = PCI_VENDOR_ID_WCH,
2526                .device         = PCI_DEVICE_ID_WCH_CH353_4S,
2527                .subvendor      = PCI_ANY_ID,
2528                .subdevice      = PCI_ANY_ID,
2529                .setup          = pci_wch_ch353_setup,
2530        },
2531        /* WCH CH353 2S1PF card (16550 clone) */
2532        {
2533                .vendor         = PCI_VENDOR_ID_WCH,
2534                .device         = PCI_DEVICE_ID_WCH_CH353_2S1PF,
2535                .subvendor      = PCI_ANY_ID,
2536                .subdevice      = PCI_ANY_ID,
2537                .setup          = pci_wch_ch353_setup,
2538        },
2539        /* WCH CH352 2S card (16550 clone) */
2540        {
2541                .vendor         = PCI_VENDOR_ID_WCH,
2542                .device         = PCI_DEVICE_ID_WCH_CH352_2S,
2543                .subvendor      = PCI_ANY_ID,
2544                .subdevice      = PCI_ANY_ID,
2545                .setup          = pci_wch_ch353_setup,
2546        },
2547        /* WCH CH382 2S card (16850 clone) */
2548        {
2549                .vendor         = PCIE_VENDOR_ID_WCH,
2550                .device         = PCIE_DEVICE_ID_WCH_CH382_2S,
2551                .subvendor      = PCI_ANY_ID,
2552                .subdevice      = PCI_ANY_ID,
2553                .setup          = pci_wch_ch38x_setup,
2554        },
2555        /* WCH CH382 2S1P card (16850 clone) */
2556        {
2557                .vendor         = PCIE_VENDOR_ID_WCH,
2558                .device         = PCIE_DEVICE_ID_WCH_CH382_2S1P,
2559                .subvendor      = PCI_ANY_ID,
2560                .subdevice      = PCI_ANY_ID,
2561                .setup          = pci_wch_ch38x_setup,
2562        },
2563        /* WCH CH384 4S card (16850 clone) */
2564        {
2565                .vendor         = PCIE_VENDOR_ID_WCH,
2566                .device         = PCIE_DEVICE_ID_WCH_CH384_4S,
2567                .subvendor      = PCI_ANY_ID,
2568                .subdevice      = PCI_ANY_ID,
2569                .setup          = pci_wch_ch38x_setup,
2570        },
2571        /*
2572         * ASIX devices with FIFO bug
2573         */
2574        {
2575                .vendor         = PCI_VENDOR_ID_ASIX,
2576                .device         = PCI_ANY_ID,
2577                .subvendor      = PCI_ANY_ID,
2578                .subdevice      = PCI_ANY_ID,
2579                .setup          = pci_asix_setup,
2580        },
2581        /*
2582         * Commtech, Inc. Fastcom adapters
2583         *
2584         */
2585        {
2586                .vendor = PCI_VENDOR_ID_COMMTECH,
2587                .device = PCI_DEVICE_ID_COMMTECH_4222PCI335,
2588                .subvendor      = PCI_ANY_ID,
2589                .subdevice      = PCI_ANY_ID,
2590                .setup          = pci_fastcom335_setup,
2591        },
2592        {
2593                .vendor = PCI_VENDOR_ID_COMMTECH,
2594                .device = PCI_DEVICE_ID_COMMTECH_4224PCI335,
2595                .subvendor      = PCI_ANY_ID,
2596                .subdevice      = PCI_ANY_ID,
2597                .setup          = pci_fastcom335_setup,
2598        },
2599        {
2600                .vendor = PCI_VENDOR_ID_COMMTECH,
2601                .device = PCI_DEVICE_ID_COMMTECH_2324PCI335,
2602                .subvendor      = PCI_ANY_ID,
2603                .subdevice      = PCI_ANY_ID,
2604                .setup          = pci_fastcom335_setup,
2605        },
2606        {
2607                .vendor = PCI_VENDOR_ID_COMMTECH,
2608                .device = PCI_DEVICE_ID_COMMTECH_2328PCI335,
2609                .subvendor      = PCI_ANY_ID,
2610                .subdevice      = PCI_ANY_ID,
2611                .setup          = pci_fastcom335_setup,
2612        },
2613        {
2614                .vendor = PCI_VENDOR_ID_COMMTECH,
2615                .device = PCI_DEVICE_ID_COMMTECH_4222PCIE,
2616                .subvendor      = PCI_ANY_ID,
2617                .subdevice      = PCI_ANY_ID,
2618                .setup          = pci_xr17v35x_setup,
2619        },
2620        {
2621                .vendor = PCI_VENDOR_ID_COMMTECH,
2622                .device = PCI_DEVICE_ID_COMMTECH_4224PCIE,
2623                .subvendor      = PCI_ANY_ID,
2624                .subdevice      = PCI_ANY_ID,
2625                .setup          = pci_xr17v35x_setup,
2626        },
2627        {
2628                .vendor = PCI_VENDOR_ID_COMMTECH,
2629                .device = PCI_DEVICE_ID_COMMTECH_4228PCIE,
2630                .subvendor      = PCI_ANY_ID,
2631                .subdevice      = PCI_ANY_ID,
2632                .setup          = pci_xr17v35x_setup,
2633        },
2634        /*
2635         * Broadcom TruManage (NetXtreme)
2636         */
2637        {
2638                .vendor         = PCI_VENDOR_ID_BROADCOM,
2639                .device         = PCI_DEVICE_ID_BROADCOM_TRUMANAGE,
2640                .subvendor      = PCI_ANY_ID,
2641                .subdevice      = PCI_ANY_ID,
2642                .setup          = pci_brcm_trumanage_setup,
2643        },
2644        {
2645                .vendor         = 0x1c29,
2646                .device         = 0x1104,
2647                .subvendor      = PCI_ANY_ID,
2648                .subdevice      = PCI_ANY_ID,
2649                .setup          = pci_fintek_setup,
2650        },
2651        {
2652                .vendor         = 0x1c29,
2653                .device         = 0x1108,
2654                .subvendor      = PCI_ANY_ID,
2655                .subdevice      = PCI_ANY_ID,
2656                .setup          = pci_fintek_setup,
2657        },
2658        {
2659                .vendor         = 0x1c29,
2660                .device         = 0x1112,
2661                .subvendor      = PCI_ANY_ID,
2662                .subdevice      = PCI_ANY_ID,
2663                .setup          = pci_fintek_setup,
2664        },
2665
2666        /*
2667         * Default "match everything" terminator entry
2668         */
2669        {
2670                .vendor         = PCI_ANY_ID,
2671                .device         = PCI_ANY_ID,
2672                .subvendor      = PCI_ANY_ID,
2673                .subdevice      = PCI_ANY_ID,
2674                .setup          = pci_default_setup,
2675        }
2676};
2677
2678static inline int quirk_id_matches(u32 quirk_id, u32 dev_id)
2679{
2680        return quirk_id == PCI_ANY_ID || quirk_id == dev_id;
2681}
2682
2683static struct pci_serial_quirk *find_quirk(struct pci_dev *dev)
2684{
2685        struct pci_serial_quirk *quirk;
2686
2687        for (quirk = pci_serial_quirks; ; quirk++)
2688                if (quirk_id_matches(quirk->vendor, dev->vendor) &&
2689                    quirk_id_matches(quirk->device, dev->device) &&
2690                    quirk_id_matches(quirk->subvendor, dev->subsystem_vendor) &&
2691                    quirk_id_matches(quirk->subdevice, dev->subsystem_device))
2692                        break;
2693        return quirk;
2694}
2695
2696static inline int get_pci_irq(struct pci_dev *dev,
2697                                const struct pciserial_board *board)
2698{
2699        if (board->flags & FL_NOIRQ)
2700                return 0;
2701        else
2702                return dev->irq;
2703}
2704
2705/*
2706 * This is the configuration table for all of the PCI serial boards
2707 * which we support.  It is directly indexed by the pci_board_num_t enum
2708 * value, which is encoded in the pci_device_id PCI probe table's
2709 * driver_data member.
2710 *
2711 * The makeup of these names are:
2712 *  pbn_bn{_bt}_n_baud{_offsetinhex}
2713 *
2714 *  bn          = PCI BAR number
2715 *  bt          = Index using PCI BARs
2716 *  n           = number of serial ports
2717 *  baud        = baud rate
2718 *  offsetinhex = offset for each sequential port (in hex)
2719 *
2720 * This table is sorted by (in order): bn, bt, baud, offsetindex, n.
2721 *
2722 * Please note: in theory if n = 1, _bt infix should make no difference.
2723 * ie, pbn_b0_1_115200 is the same as pbn_b0_bt_1_115200
2724 */
2725enum pci_board_num_t {
2726        pbn_default = 0,
2727
2728        pbn_b0_1_115200,
2729        pbn_b0_2_115200,
2730        pbn_b0_4_115200,
2731        pbn_b0_5_115200,
2732        pbn_b0_8_115200,
2733
2734        pbn_b0_1_921600,
2735        pbn_b0_2_921600,
2736        pbn_b0_4_921600,
2737
2738        pbn_b0_2_1130000,
2739
2740        pbn_b0_4_1152000,
2741
2742        pbn_b0_2_1152000_200,
2743        pbn_b0_4_1152000_200,
2744        pbn_b0_8_1152000_200,
2745
2746        pbn_b0_4_1250000,
2747
2748        pbn_b0_2_1843200,
2749        pbn_b0_4_1843200,
2750
2751        pbn_b0_2_1843200_200,
2752        pbn_b0_4_1843200_200,
2753        pbn_b0_8_1843200_200,
2754
2755        pbn_b0_1_4000000,
2756
2757        pbn_b0_bt_1_115200,
2758        pbn_b0_bt_2_115200,
2759        pbn_b0_bt_4_115200,
2760        pbn_b0_bt_8_115200,
2761
2762        pbn_b0_bt_1_460800,
2763        pbn_b0_bt_2_460800,
2764        pbn_b0_bt_4_460800,
2765
2766        pbn_b0_bt_1_921600,
2767        pbn_b0_bt_2_921600,
2768        pbn_b0_bt_4_921600,
2769        pbn_b0_bt_8_921600,
2770
2771        pbn_b1_1_115200,
2772        pbn_b1_2_115200,
2773        pbn_b1_4_115200,
2774        pbn_b1_8_115200,
2775        pbn_b1_16_115200,
2776
2777        pbn_b1_1_921600,
2778        pbn_b1_2_921600,
2779        pbn_b1_4_921600,
2780        pbn_b1_8_921600,
2781
2782        pbn_b1_2_1250000,
2783
2784        pbn_b1_bt_1_115200,
2785        pbn_b1_bt_2_115200,
2786        pbn_b1_bt_4_115200,
2787
2788        pbn_b1_bt_2_921600,
2789
2790        pbn_b1_1_1382400,
2791        pbn_b1_2_1382400,
2792        pbn_b1_4_1382400,
2793        pbn_b1_8_1382400,
2794
2795        pbn_b2_1_115200,
2796        pbn_b2_2_115200,
2797        pbn_b2_4_115200,
2798        pbn_b2_8_115200,
2799
2800        pbn_b2_1_460800,
2801        pbn_b2_4_460800,
2802        pbn_b2_8_460800,
2803        pbn_b2_16_460800,
2804
2805        pbn_b2_1_921600,
2806        pbn_b2_4_921600,
2807        pbn_b2_8_921600,
2808
2809        pbn_b2_8_1152000,
2810
2811        pbn_b2_bt_1_115200,
2812        pbn_b2_bt_2_115200,
2813        pbn_b2_bt_4_115200,
2814
2815        pbn_b2_bt_2_921600,
2816        pbn_b2_bt_4_921600,
2817
2818        pbn_b3_2_115200,
2819        pbn_b3_4_115200,
2820        pbn_b3_8_115200,
2821
2822        pbn_b4_bt_2_921600,
2823        pbn_b4_bt_4_921600,
2824        pbn_b4_bt_8_921600,
2825
2826        /*
2827         * Board-specific versions.
2828         */
2829        pbn_panacom,
2830        pbn_panacom2,
2831        pbn_panacom4,
2832        pbn_plx_romulus,
2833        pbn_oxsemi,
2834        pbn_oxsemi_1_4000000,
2835        pbn_oxsemi_2_4000000,
2836        pbn_oxsemi_4_4000000,
2837        pbn_oxsemi_8_4000000,
2838        pbn_intel_i960,
2839        pbn_sgi_ioc3,
2840        pbn_computone_4,
2841        pbn_computone_6,
2842        pbn_computone_8,
2843        pbn_sbsxrsio,
2844        pbn_exar_XR17C152,
2845        pbn_exar_XR17C154,
2846        pbn_exar_XR17C158,
2847        pbn_exar_XR17V352,
2848        pbn_exar_XR17V354,
2849        pbn_exar_XR17V358,
2850        pbn_exar_XR17V4358,
2851        pbn_exar_XR17V8358,
2852        pbn_exar_ibm_saturn,
2853        pbn_pasemi_1682M,
2854        pbn_ni8430_2,
2855        pbn_ni8430_4,
2856        pbn_ni8430_8,
2857        pbn_ni8430_16,
2858        pbn_ADDIDATA_PCIe_1_3906250,
2859        pbn_ADDIDATA_PCIe_2_3906250,
2860        pbn_ADDIDATA_PCIe_4_3906250,
2861        pbn_ADDIDATA_PCIe_8_3906250,
2862        pbn_ce4100_1_115200,
2863        pbn_byt,
2864        pbn_qrk,
2865        pbn_omegapci,
2866        pbn_NETMOS9900_2s_115200,
2867        pbn_brcm_trumanage,
2868        pbn_fintek_4,
2869        pbn_fintek_8,
2870        pbn_fintek_12,
2871        pbn_wch382_2,
2872        pbn_wch384_4,
2873};
2874
2875/*
2876 * uart_offset - the space between channels
2877 * reg_shift   - describes how the UART registers are mapped
2878 *               to PCI memory by the card.
2879 * For example IER register on SBS, Inc. PMC-OctPro is located at
2880 * offset 0x10 from the UART base, while UART_IER is defined as 1
2881 * in include/linux/serial_reg.h,
2882 * see first lines of serial_in() and serial_out() in 8250.c
2883*/
2884
2885static struct pciserial_board pci_boards[] = {
2886        [pbn_default] = {
2887                .flags          = FL_BASE0,
2888                .num_ports      = 1,
2889                .base_baud      = 115200,
2890                .uart_offset    = 8,
2891        },
2892        [pbn_b0_1_115200] = {
2893                .flags          = FL_BASE0,
2894                .num_ports      = 1,
2895                .base_baud      = 115200,
2896                .uart_offset    = 8,
2897        },
2898        [pbn_b0_2_115200] = {
2899                .flags          = FL_BASE0,
2900                .num_ports      = 2,
2901                .base_baud      = 115200,
2902                .uart_offset    = 8,
2903        },
2904        [pbn_b0_4_115200] = {
2905                .flags          = FL_BASE0,
2906                .num_ports      = 4,
2907                .base_baud      = 115200,
2908                .uart_offset    = 8,
2909        },
2910        [pbn_b0_5_115200] = {
2911                .flags          = FL_BASE0,
2912                .num_ports      = 5,
2913                .base_baud      = 115200,
2914                .uart_offset    = 8,
2915        },
2916        [pbn_b0_8_115200] = {
2917                .flags          = FL_BASE0,
2918                .num_ports      = 8,
2919                .base_baud      = 115200,
2920                .uart_offset    = 8,
2921        },
2922        [pbn_b0_1_921600] = {
2923                .flags          = FL_BASE0,
2924                .num_ports      = 1,
2925                .base_baud      = 921600,
2926                .uart_offset    = 8,
2927        },
2928        [pbn_b0_2_921600] = {
2929                .flags          = FL_BASE0,
2930                .num_ports      = 2,
2931                .base_baud      = 921600,
2932                .uart_offset    = 8,
2933        },
2934        [pbn_b0_4_921600] = {
2935                .flags          = FL_BASE0,
2936                .num_ports      = 4,
2937                .base_baud      = 921600,
2938                .uart_offset    = 8,
2939        },
2940
2941        [pbn_b0_2_1130000] = {
2942                .flags          = FL_BASE0,
2943                .num_ports      = 2,
2944                .base_baud      = 1130000,
2945                .uart_offset    = 8,
2946        },
2947
2948        [pbn_b0_4_1152000] = {
2949                .flags          = FL_BASE0,
2950                .num_ports      = 4,
2951                .base_baud      = 1152000,
2952                .uart_offset    = 8,
2953        },
2954
2955        [pbn_b0_2_1152000_200] = {
2956                .flags          = FL_BASE0,
2957                .num_ports      = 2,
2958                .base_baud      = 1152000,
2959                .uart_offset    = 0x200,
2960        },
2961
2962        [pbn_b0_4_1152000_200] = {
2963                .flags          = FL_BASE0,
2964                .num_ports      = 4,
2965                .base_baud      = 1152000,
2966                .uart_offset    = 0x200,
2967        },
2968
2969        [pbn_b0_8_1152000_200] = {
2970                .flags          = FL_BASE0,
2971                .num_ports      = 8,
2972                .base_baud      = 1152000,
2973                .uart_offset    = 0x200,
2974        },
2975
2976        [pbn_b0_4_1250000] = {
2977                .flags          = FL_BASE0,
2978                .num_ports      = 4,
2979                .base_baud      = 1250000,
2980                .uart_offset    = 8,
2981        },
2982
2983        [pbn_b0_2_1843200] = {
2984                .flags          = FL_BASE0,
2985                .num_ports      = 2,
2986                .base_baud      = 1843200,
2987                .uart_offset    = 8,
2988        },
2989        [pbn_b0_4_1843200] = {
2990                .flags          = FL_BASE0,
2991                .num_ports      = 4,
2992                .base_baud      = 1843200,
2993                .uart_offset    = 8,
2994        },
2995
2996        [pbn_b0_2_1843200_200] = {
2997                .flags          = FL_BASE0,
2998                .num_ports      = 2,
2999                .base_baud      = 1843200,
3000                .uart_offset    = 0x200,
3001        },
3002        [pbn_b0_4_1843200_200] = {
3003                .flags          = FL_BASE0,
3004                .num_ports      = 4,
3005                .base_baud      = 1843200,
3006                .uart_offset    = 0x200,
3007        },
3008        [pbn_b0_8_1843200_200] = {
3009                .flags          = FL_BASE0,
3010                .num_ports      = 8,
3011                .base_baud      = 1843200,
3012                .uart_offset    = 0x200,
3013        },
3014        [pbn_b0_1_4000000] = {
3015                .flags          = FL_BASE0,
3016                .num_ports      = 1,
3017                .base_baud      = 4000000,
3018                .uart_offset    = 8,
3019        },
3020
3021        [pbn_b0_bt_1_115200] = {
3022                .flags          = FL_BASE0|FL_BASE_BARS,
3023                .num_ports      = 1,
3024                .base_baud      = 115200,
3025                .uart_offset    = 8,
3026        },
3027        [pbn_b0_bt_2_115200] = {
3028                .flags          = FL_BASE0|FL_BASE_BARS,
3029                .num_ports      = 2,
3030                .base_baud      = 115200,
3031                .uart_offset    = 8,
3032        },
3033        [pbn_b0_bt_4_115200] = {
3034                .flags          = FL_BASE0|FL_BASE_BARS,
3035                .num_ports      = 4,
3036                .base_baud      = 115200,
3037                .uart_offset    = 8,
3038        },
3039        [pbn_b0_bt_8_115200] = {
3040                .flags          = FL_BASE0|FL_BASE_BARS,
3041                .num_ports      = 8,
3042                .base_baud      = 115200,
3043                .uart_offset    = 8,
3044        },
3045
3046        [pbn_b0_bt_1_460800] = {
3047                .flags          = FL_BASE0|FL_BASE_BARS,
3048                .num_ports      = 1,
3049                .base_baud      = 460800,
3050                .uart_offset    = 8,
3051        },
3052        [pbn_b0_bt_2_460800] = {
3053                .flags          = FL_BASE0|FL_BASE_BARS,
3054                .num_ports      = 2,
3055                .base_baud      = 460800,
3056                .uart_offset    = 8,
3057        },
3058        [pbn_b0_bt_4_460800] = {
3059                .flags          = FL_BASE0|FL_BASE_BARS,
3060                .num_ports      = 4,
3061                .base_baud      = 460800,
3062                .uart_offset    = 8,
3063        },
3064
3065        [pbn_b0_bt_1_921600] = {
3066                .flags          = FL_BASE0|FL_BASE_BARS,
3067                .num_ports      = 1,
3068                .base_baud      = 921600,
3069                .uart_offset    = 8,
3070        },
3071        [pbn_b0_bt_2_921600] = {
3072                .flags          = FL_BASE0|FL_BASE_BARS,
3073                .num_ports      = 2,
3074                .base_baud      = 921600,
3075                .uart_offset    = 8,
3076        },
3077        [pbn_b0_bt_4_921600] = {
3078                .flags          = FL_BASE0|FL_BASE_BARS,
3079                .num_ports      = 4,
3080                .base_baud      = 921600,
3081                .uart_offset    = 8,
3082        },
3083        [pbn_b0_bt_8_921600] = {
3084                .flags          = FL_BASE0|FL_BASE_BARS,
3085                .num_ports      = 8,
3086                .base_baud      = 921600,
3087                .uart_offset    = 8,
3088        },
3089
3090        [pbn_b1_1_115200] = {
3091                .flags          = FL_BASE1,
3092                .num_ports      = 1,
3093                .base_baud      = 115200,
3094                .uart_offset    = 8,
3095        },
3096        [pbn_b1_2_115200] = {
3097                .flags          = FL_BASE1,
3098                .num_ports      = 2,
3099                .base_baud      = 115200,
3100                .uart_offset    = 8,
3101        },
3102        [pbn_b1_4_115200] = {
3103                .flags          = FL_BASE1,
3104                .num_ports      = 4,
3105                .base_baud      = 115200,
3106                .uart_offset    = 8,
3107        },
3108        [pbn_b1_8_115200] = {
3109                .flags          = FL_BASE1,
3110                .num_ports      = 8,
3111                .base_baud      = 115200,
3112                .uart_offset    = 8,
3113        },
3114        [pbn_b1_16_115200] = {
3115                .flags          = FL_BASE1,
3116                .num_ports      = 16,
3117                .base_baud      = 115200,
3118                .uart_offset    = 8,
3119        },
3120
3121        [pbn_b1_1_921600] = {
3122                .flags          = FL_BASE1,
3123                .num_ports      = 1,
3124                .base_baud      = 921600,
3125                .uart_offset    = 8,
3126        },
3127        [pbn_b1_2_921600] = {
3128                .flags          = FL_BASE1,
3129                .num_ports      = 2,
3130                .base_baud      = 921600,
3131                .uart_offset    = 8,
3132        },
3133        [pbn_b1_4_921600] = {
3134                .flags          = FL_BASE1,
3135                .num_ports      = 4,
3136                .base_baud      = 921600,
3137                .uart_offset    = 8,
3138        },
3139        [pbn_b1_8_921600] = {
3140                .flags          = FL_BASE1,
3141                .num_ports      = 8,
3142                .base_baud      = 921600,
3143                .uart_offset    = 8,
3144        },
3145        [pbn_b1_2_1250000] = {
3146                .flags          = FL_BASE1,
3147                .num_ports      = 2,
3148                .base_baud      = 1250000,
3149                .uart_offset    = 8,
3150        },
3151
3152        [pbn_b1_bt_1_115200] = {
3153                .flags          = FL_BASE1|FL_BASE_BARS,
3154                .num_ports      = 1,
3155                .base_baud      = 115200,
3156                .uart_offset    = 8,
3157        },
3158        [pbn_b1_bt_2_115200] = {
3159                .flags          = FL_BASE1|FL_BASE_BARS,
3160                .num_ports      = 2,
3161                .base_baud      = 115200,
3162                .uart_offset    = 8,
3163        },
3164        [pbn_b1_bt_4_115200] = {
3165                .flags          = FL_BASE1|FL_BASE_BARS,
3166                .num_ports      = 4,
3167                .base_baud      = 115200,
3168                .uart_offset    = 8,
3169        },
3170
3171        [pbn_b1_bt_2_921600] = {
3172                .flags          = FL_BASE1|FL_BASE_BARS,
3173                .num_ports      = 2,
3174                .base_baud      = 921600,
3175                .uart_offset    = 8,
3176        },
3177
3178        [pbn_b1_1_1382400] = {
3179                .flags          = FL_BASE1,
3180                .num_ports      = 1,
3181                .base_baud      = 1382400,
3182                .uart_offset    = 8,
3183        },
3184        [pbn_b1_2_1382400] = {
3185                .flags          = FL_BASE1,
3186                .num_ports      = 2,
3187                .base_baud      = 1382400,
3188                .uart_offset    = 8,
3189        },
3190        [pbn_b1_4_1382400] = {
3191                .flags          = FL_BASE1,
3192                .num_ports      = 4,
3193                .base_baud      = 1382400,
3194                .uart_offset    = 8,
3195        },
3196        [pbn_b1_8_1382400] = {
3197                .flags          = FL_BASE1,
3198                .num_ports      = 8,
3199                .base_baud      = 1382400,
3200                .uart_offset    = 8,
3201        },
3202
3203        [pbn_b2_1_115200] = {
3204                .flags          = FL_BASE2,
3205                .num_ports      = 1,
3206                .base_baud      = 115200,
3207                .uart_offset    = 8,
3208        },
3209        [pbn_b2_2_115200] = {
3210                .flags          = FL_BASE2,
3211                .num_ports      = 2,
3212                .base_baud      = 115200,
3213                .uart_offset    = 8,
3214        },
3215        [pbn_b2_4_115200] = {
3216                .flags          = FL_BASE2,
3217                .num_ports      = 4,
3218                .base_baud      = 115200,
3219                .uart_offset    = 8,
3220        },
3221        [pbn_b2_8_115200] = {
3222                .flags          = FL_BASE2,
3223                .num_ports      = 8,
3224                .base_baud      = 115200,
3225                .uart_offset    = 8,
3226        },
3227
3228        [pbn_b2_1_460800] = {
3229                .flags          = FL_BASE2,
3230                .num_ports      = 1,
3231                .base_baud      = 460800,
3232                .uart_offset    = 8,
3233        },
3234        [pbn_b2_4_460800] = {
3235                .flags          = FL_BASE2,
3236                .num_ports      = 4,
3237                .base_baud      = 460800,
3238                .uart_offset    = 8,
3239        },
3240        [pbn_b2_8_460800] = {
3241                .flags          = FL_BASE2,
3242                .num_ports      = 8,
3243                .base_baud      = 460800,
3244                .uart_offset    = 8,
3245        },
3246        [pbn_b2_16_460800] = {
3247                .flags          = FL_BASE2,
3248                .num_ports      = 16,
3249                .base_baud      = 460800,
3250                .uart_offset    = 8,
3251         },
3252
3253        [pbn_b2_1_921600] = {
3254                .flags          = FL_BASE2,
3255                .num_ports      = 1,
3256                .base_baud      = 921600,
3257                .uart_offset    = 8,
3258        },
3259        [pbn_b2_4_921600] = {
3260                .flags          = FL_BASE2,
3261                .num_ports      = 4,
3262                .base_baud      = 921600,
3263                .uart_offset    = 8,
3264        },
3265        [pbn_b2_8_921600] = {
3266                .flags          = FL_BASE2,
3267                .num_ports      = 8,
3268                .base_baud      = 921600,
3269                .uart_offset    = 8,
3270        },
3271
3272        [pbn_b2_8_1152000] = {
3273                .flags          = FL_BASE2,
3274                .num_ports      = 8,
3275                .base_baud      = 1152000,
3276                .uart_offset    = 8,
3277        },
3278
3279        [pbn_b2_bt_1_115200] = {
3280                .flags          = FL_BASE2|FL_BASE_BARS,
3281                .num_ports      = 1,
3282                .base_baud      = 115200,
3283                .uart_offset    = 8,
3284        },
3285        [pbn_b2_bt_2_115200] = {
3286                .flags          = FL_BASE2|FL_BASE_BARS,
3287                .num_ports      = 2,
3288                .base_baud      = 115200,
3289                .uart_offset    = 8,
3290        },
3291        [pbn_b2_bt_4_115200] = {
3292                .flags          = FL_BASE2|FL_BASE_BARS,
3293                .num_ports      = 4,
3294                .base_baud      = 115200,
3295                .uart_offset    = 8,
3296        },
3297
3298        [pbn_b2_bt_2_921600] = {
3299                .flags          = FL_BASE2|FL_BASE_BARS,
3300                .num_ports      = 2,
3301                .base_baud      = 921600,
3302                .uart_offset    = 8,
3303        },
3304        [pbn_b2_bt_4_921600] = {
3305                .flags          = FL_BASE2|FL_BASE_BARS,
3306                .num_ports      = 4,
3307                .base_baud      = 921600,
3308                .uart_offset    = 8,
3309        },
3310
3311        [pbn_b3_2_115200] = {
3312                .flags          = FL_BASE3,
3313                .num_ports      = 2,
3314                .base_baud      = 115200,
3315                .uart_offset    = 8,
3316        },
3317        [pbn_b3_4_115200] = {
3318                .flags          = FL_BASE3,
3319                .num_ports      = 4,
3320                .base_baud      = 115200,
3321                .uart_offset    = 8,
3322        },
3323        [pbn_b3_8_115200] = {
3324                .flags          = FL_BASE3,
3325                .num_ports      = 8,
3326                .base_baud      = 115200,
3327                .uart_offset    = 8,
3328        },
3329
3330        [pbn_b4_bt_2_921600] = {
3331                .flags          = FL_BASE4,
3332                .num_ports      = 2,
3333                .base_baud      = 921600,
3334                .uart_offset    = 8,
3335        },
3336        [pbn_b4_bt_4_921600] = {
3337                .flags          = FL_BASE4,
3338                .num_ports      = 4,
3339                .base_baud      = 921600,
3340                .uart_offset    = 8,
3341        },
3342        [pbn_b4_bt_8_921600] = {
3343                .flags          = FL_BASE4,
3344                .num_ports      = 8,
3345                .base_baud      = 921600,
3346                .uart_offset    = 8,
3347        },
3348
3349        /*
3350         * Entries following this are board-specific.
3351         */
3352
3353        /*
3354         * Panacom - IOMEM
3355         */
3356        [pbn_panacom] = {
3357                .flags          = FL_BASE2,
3358                .num_ports      = 2,
3359                .base_baud      = 921600,
3360                .uart_offset    = 0x400,
3361                .reg_shift      = 7,
3362        },
3363        [pbn_panacom2] = {
3364                .flags          = FL_BASE2|FL_BASE_BARS,
3365                .num_ports      = 2,
3366                .base_baud      = 921600,
3367                .uart_offset    = 0x400,
3368                .reg_shift      = 7,
3369        },
3370        [pbn_panacom4] = {
3371                .flags          = FL_BASE2|FL_BASE_BARS,
3372                .num_ports      = 4,
3373                .base_baud      = 921600,
3374                .uart_offset    = 0x400,
3375                .reg_shift      = 7,
3376        },
3377
3378        /* I think this entry is broken - the first_offset looks wrong --rmk */
3379        [pbn_plx_romulus] = {
3380                .flags          = FL_BASE2,
3381                .num_ports      = 4,
3382                .base_baud      = 921600,
3383                .uart_offset    = 8 << 2,
3384                .reg_shift      = 2,
3385                .first_offset   = 0x03,
3386        },
3387
3388        /*
3389         * This board uses the size of PCI Base region 0 to
3390         * signal now many ports are available
3391         */
3392        [pbn_oxsemi] = {
3393                .flags          = FL_BASE0|FL_REGION_SZ_CAP,
3394                .num_ports      = 32,
3395                .base_baud      = 115200,
3396                .uart_offset    = 8,
3397        },
3398        [pbn_oxsemi_1_4000000] = {
3399                .flags          = FL_BASE0,
3400                .num_ports      = 1,
3401                .base_baud      = 4000000,
3402                .uart_offset    = 0x200,
3403                .first_offset   = 0x1000,
3404        },
3405        [pbn_oxsemi_2_4000000] = {
3406                .flags          = FL_BASE0,
3407                .num_ports      = 2,
3408                .base_baud      = 4000000,
3409                .uart_offset    = 0x200,
3410                .first_offset   = 0x1000,
3411        },
3412        [pbn_oxsemi_4_4000000] = {
3413                .flags          = FL_BASE0,
3414                .num_ports      = 4,
3415                .base_baud      = 4000000,
3416                .uart_offset    = 0x200,
3417                .first_offset   = 0x1000,
3418        },
3419        [pbn_oxsemi_8_4000000] = {
3420                .flags          = FL_BASE0,
3421                .num_ports      = 8,
3422                .base_baud      = 4000000,
3423                .uart_offset    = 0x200,
3424                .first_offset   = 0x1000,
3425        },
3426
3427
3428        /*
3429         * EKF addition for i960 Boards form EKF with serial port.
3430         * Max 256 ports.
3431         */
3432        [pbn_intel_i960] = {
3433                .flags          = FL_BASE0,
3434                .num_ports      = 32,
3435                .base_baud      = 921600,
3436                .uart_offset    = 8 << 2,
3437                .reg_shift      = 2,
3438                .first_offset   = 0x10000,
3439        },
3440        [pbn_sgi_ioc3] = {
3441                .flags          = FL_BASE0|FL_NOIRQ,
3442                .num_ports      = 1,
3443                .base_baud      = 458333,
3444                .uart_offset    = 8,
3445                .reg_shift      = 0,
3446                .first_offset   = 0x20178,
3447        },
3448
3449        /*
3450         * Computone - uses IOMEM.
3451         */
3452        [pbn_computone_4] = {
3453                .flags          = FL_BASE0,
3454                .num_ports      = 4,
3455                .base_baud      = 921600,
3456                .uart_offset    = 0x40,
3457                .reg_shift      = 2,
3458                .first_offset   = 0x200,
3459        },
3460        [pbn_computone_6] = {
3461                .flags          = FL_BASE0,
3462                .num_ports      = 6,
3463                .base_baud      = 921600,
3464                .uart_offset    = 0x40,
3465                .reg_shift      = 2,
3466                .first_offset   = 0x200,
3467        },
3468        [pbn_computone_8] = {
3469                .flags          = FL_BASE0,
3470                .num_ports      = 8,
3471                .base_baud      = 921600,
3472                .uart_offset    = 0x40,
3473                .reg_shift      = 2,
3474                .first_offset   = 0x200,
3475        },
3476        [pbn_sbsxrsio] = {
3477                .flags          = FL_BASE0,
3478                .num_ports      = 8,
3479                .base_baud      = 460800,
3480                .uart_offset    = 256,
3481                .reg_shift      = 4,
3482        },
3483        /*
3484         * Exar Corp. XR17C15[248] Dual/Quad/Octal UART
3485         *  Only basic 16550A support.
3486         *  XR17C15[24] are not tested, but they should work.
3487         */
3488        [pbn_exar_XR17C152] = {
3489                .flags          = FL_BASE0,
3490                .num_ports      = 2,
3491                .base_baud      = 921600,
3492                .uart_offset    = 0x200,
3493        },
3494        [pbn_exar_XR17C154] = {
3495                .flags          = FL_BASE0,
3496                .num_ports      = 4,
3497                .base_baud      = 921600,
3498                .uart_offset    = 0x200,
3499        },
3500        [pbn_exar_XR17C158] = {
3501                .flags          = FL_BASE0,
3502                .num_ports      = 8,
3503                .base_baud      = 921600,
3504                .uart_offset    = 0x200,
3505        },
3506        [pbn_exar_XR17V352] = {
3507                .flags          = FL_BASE0,
3508                .num_ports      = 2,
3509                .base_baud      = 7812500,
3510                .uart_offset    = 0x400,
3511                .reg_shift      = 0,
3512                .first_offset   = 0,
3513        },
3514        [pbn_exar_XR17V354] = {
3515                .flags          = FL_BASE0,
3516                .num_ports      = 4,
3517                .base_baud      = 7812500,
3518                .uart_offset    = 0x400,
3519                .reg_shift      = 0,
3520                .first_offset   = 0,
3521        },
3522        [pbn_exar_XR17V358] = {
3523                .flags          = FL_BASE0,
3524                .num_ports      = 8,
3525                .base_baud      = 7812500,
3526                .uart_offset    = 0x400,
3527                .reg_shift      = 0,
3528                .first_offset   = 0,
3529        },
3530        [pbn_exar_XR17V4358] = {
3531                .flags          = FL_BASE0,
3532                .num_ports      = 12,
3533                .base_baud      = 7812500,
3534                .uart_offset    = 0x400,
3535                .reg_shift      = 0,
3536                .first_offset   = 0,
3537        },
3538        [pbn_exar_XR17V8358] = {
3539                .flags          = FL_BASE0,
3540                .num_ports      = 16,
3541                .base_baud      = 7812500,
3542                .uart_offset    = 0x400,
3543                .reg_shift      = 0,
3544                .first_offset   = 0,
3545        },
3546        [pbn_exar_ibm_saturn] = {
3547                .flags          = FL_BASE0,
3548                .num_ports      = 1,
3549                .base_baud      = 921600,
3550                .uart_offset    = 0x200,
3551        },
3552
3553        /*
3554         * PA Semi PWRficient PA6T-1682M on-chip UART
3555         */
3556        [pbn_pasemi_1682M] = {
3557                .flags          = FL_BASE0,
3558                .num_ports      = 1,
3559                .base_baud      = 8333333,
3560        },
3561        /*
3562         * National Instruments 843x
3563         */
3564        [pbn_ni8430_16] = {
3565                .flags          = FL_BASE0,
3566                .num_ports      = 16,
3567                .base_baud      = 3686400,
3568                .uart_offset    = 0x10,
3569                .first_offset   = 0x800,
3570        },
3571        [pbn_ni8430_8] = {
3572                .flags          = FL_BASE0,
3573                .num_ports      = 8,
3574                .base_baud      = 3686400,
3575                .uart_offset    = 0x10,
3576                .first_offset   = 0x800,
3577        },
3578        [pbn_ni8430_4] = {
3579                .flags          = FL_BASE0,
3580                .num_ports      = 4,
3581                .base_baud      = 3686400,
3582                .uart_offset    = 0x10,
3583                .first_offset   = 0x800,
3584        },
3585        [pbn_ni8430_2] = {
3586                .flags          = FL_BASE0,
3587                .num_ports      = 2,
3588                .base_baud      = 3686400,
3589                .uart_offset    = 0x10,
3590                .first_offset   = 0x800,
3591        },
3592        /*
3593         * ADDI-DATA GmbH PCI-Express communication cards <info@addi-data.com>
3594         */
3595        [pbn_ADDIDATA_PCIe_1_3906250] = {
3596                .flags          = FL_BASE0,
3597                .num_ports      = 1,
3598                .base_baud      = 3906250,
3599                .uart_offset    = 0x200,
3600                .first_offset   = 0x1000,
3601        },
3602        [pbn_ADDIDATA_PCIe_2_3906250] = {
3603                .flags          = FL_BASE0,
3604                .num_ports      = 2,
3605                .base_baud      = 3906250,
3606                .uart_offset    = 0x200,
3607                .first_offset   = 0x1000,
3608        },
3609        [pbn_ADDIDATA_PCIe_4_3906250] = {
3610                .flags          = FL_BASE0,
3611                .num_ports      = 4,
3612                .base_baud      = 3906250,
3613                .uart_offset    = 0x200,
3614                .first_offset   = 0x1000,
3615        },
3616        [pbn_ADDIDATA_PCIe_8_3906250] = {
3617                .flags          = FL_BASE0,
3618                .num_ports      = 8,
3619                .base_baud      = 3906250,
3620                .uart_offset    = 0x200,
3621                .first_offset   = 0x1000,
3622        },
3623        [pbn_ce4100_1_115200] = {
3624                .flags          = FL_BASE_BARS,
3625                .num_ports      = 2,
3626                .base_baud      = 921600,
3627                .reg_shift      = 2,
3628        },
3629        /*
3630         * Intel BayTrail HSUART reference clock is 44.2368 MHz at power-on,
3631         * but is overridden by byt_set_termios.
3632         */
3633        [pbn_byt] = {
3634                .flags          = FL_BASE0,
3635                .num_ports      = 1,
3636                .base_baud      = 2764800,
3637                .uart_offset    = 0x80,
3638                .reg_shift      = 2,
3639        },
3640        [pbn_qrk] = {
3641                .flags          = FL_BASE0,
3642                .num_ports      = 1,
3643                .base_baud      = 2764800,
3644                .reg_shift      = 2,
3645        },
3646        [pbn_omegapci] = {
3647                .flags          = FL_BASE0,
3648                .num_ports      = 8,
3649                .base_baud      = 115200,
3650                .uart_offset    = 0x200,
3651        },
3652        [pbn_NETMOS9900_2s_115200] = {
3653                .flags          = FL_BASE0,
3654                .num_ports      = 2,
3655                .base_baud      = 115200,
3656        },
3657        [pbn_brcm_trumanage] = {
3658                .flags          = FL_BASE0,
3659                .num_ports      = 1,
3660                .reg_shift      = 2,
3661                .base_baud      = 115200,
3662        },
3663        [pbn_fintek_4] = {
3664                .num_ports      = 4,
3665                .uart_offset    = 8,
3666                .base_baud      = 115200,
3667                .first_offset   = 0x40,
3668        },
3669        [pbn_fintek_8] = {
3670                .num_ports      = 8,
3671                .uart_offset    = 8,
3672                .base_baud      = 115200,
3673                .first_offset   = 0x40,
3674        },
3675        [pbn_fintek_12] = {
3676                .num_ports      = 12,
3677                .uart_offset    = 8,
3678                .base_baud      = 115200,
3679                .first_offset   = 0x40,
3680        },
3681        [pbn_wch382_2] = {
3682                .flags          = FL_BASE0,
3683                .num_ports      = 2,
3684                .base_baud      = 115200,
3685                .uart_offset    = 8,
3686                .first_offset   = 0xC0,
3687        },
3688        [pbn_wch384_4] = {
3689                .flags          = FL_BASE0,
3690                .num_ports      = 4,
3691                .base_baud      = 115200,
3692                .uart_offset    = 8,
3693                .first_offset   = 0xC0,
3694        },
3695};
3696
3697static const struct pci_device_id blacklist[] = {
3698        /* softmodems */
3699        { PCI_VDEVICE(AL, 0x5457), }, /* ALi Corporation M5457 AC'97 Modem */
3700        { PCI_VDEVICE(MOTOROLA, 0x3052), }, /* Motorola Si3052-based modem */
3701        { PCI_DEVICE(0x1543, 0x3052), }, /* Si3052-based modem, default IDs */
3702
3703        /* multi-io cards handled by parport_serial */
3704        { PCI_DEVICE(0x4348, 0x7053), }, /* WCH CH353 2S1P */
3705        { PCI_DEVICE(0x4348, 0x5053), }, /* WCH CH353 1S1P */
3706        { PCI_DEVICE(0x1c00, 0x3250), }, /* WCH CH382 2S1P */
3707        { PCI_DEVICE(0x1c00, 0x3470), }, /* WCH CH384 4S */
3708};
3709
3710/*
3711 * Given a complete unknown PCI device, try to use some heuristics to
3712 * guess what the configuration might be, based on the pitiful PCI
3713 * serial specs.  Returns 0 on success, 1 on failure.
3714 */
3715static int
3716serial_pci_guess_board(struct pci_dev *dev, struct pciserial_board *board)
3717{
3718        const struct pci_device_id *bldev;
3719        int num_iomem, num_port, first_port = -1, i;
3720
3721        /*
3722         * If it is not a communications device or the programming
3723         * interface is greater than 6, give up.
3724         *
3725         * (Should we try to make guesses for multiport serial devices
3726         * later?)
3727         */
3728        if ((((dev->class >> 8) != PCI_CLASS_COMMUNICATION_SERIAL) &&
3729             ((dev->class >> 8) != PCI_CLASS_COMMUNICATION_MODEM)) ||
3730            (dev->class & 0xff) > 6)
3731                return -ENODEV;
3732
3733        /*
3734         * Do not access blacklisted devices that are known not to
3735         * feature serial ports or are handled by other modules.
3736         */
3737        for (bldev = blacklist;
3738             bldev < blacklist + ARRAY_SIZE(blacklist);
3739             bldev++) {
3740                if (dev->vendor == bldev->vendor &&
3741                    dev->device == bldev->device)
3742                        return -ENODEV;
3743        }
3744
3745        num_iomem = num_port = 0;
3746        for (i = 0; i < PCI_NUM_BAR_RESOURCES; i++) {
3747                if (pci_resource_flags(dev, i) & IORESOURCE_IO) {
3748                        num_port++;
3749                        if (first_port == -1)
3750                                first_port = i;
3751                }
3752                if (pci_resource_flags(dev, i) & IORESOURCE_MEM)
3753                        num_iomem++;
3754        }
3755
3756        /*
3757         * If there is 1 or 0 iomem regions, and exactly one port,
3758         * use it.  We guess the number of ports based on the IO
3759         * region size.
3760         */
3761        if (num_iomem <= 1 && num_port == 1) {
3762                board->flags = first_port;
3763                board->num_ports = pci_resource_len(dev, first_port) / 8;
3764                return 0;
3765        }
3766
3767        /*
3768         * Now guess if we've got a board which indexes by BARs.
3769         * Each IO BAR should be 8 bytes, and they should follow
3770         * consecutively.
3771         */
3772        first_port = -1;
3773        num_port = 0;
3774        for (i = 0; i < PCI_NUM_BAR_RESOURCES; i++) {
3775                if (pci_resource_flags(dev, i) & IORESOURCE_IO &&
3776                    pci_resource_len(dev, i) == 8 &&
3777                    (first_port == -1 || (first_port + num_port) == i)) {
3778                        num_port++;
3779                        if (first_port == -1)
3780                                first_port = i;
3781                }
3782        }
3783
3784        if (num_port > 1) {
3785                board->flags = first_port | FL_BASE_BARS;
3786                board->num_ports = num_port;
3787                return 0;
3788        }
3789
3790        return -ENODEV;
3791}
3792
3793static inline int
3794serial_pci_matches(const struct pciserial_board *board,
3795                   const struct pciserial_board *guessed)
3796{
3797        return
3798            board->num_ports == guessed->num_ports &&
3799            board->base_baud == guessed->base_baud &&
3800            board->uart_offset == guessed->uart_offset &&
3801            board->reg_shift == guessed->reg_shift &&
3802            board->first_offset == guessed->first_offset;
3803}
3804
3805struct serial_private *
3806pciserial_init_ports(struct pci_dev *dev, const struct pciserial_board *board)
3807{
3808        struct uart_8250_port uart;
3809        struct serial_private *priv;
3810        struct pci_serial_quirk *quirk;
3811        int rc, nr_ports, i;
3812
3813        nr_ports = board->num_ports;
3814
3815        /*
3816         * Find an init and setup quirks.
3817         */
3818        quirk = find_quirk(dev);
3819
3820        /*
3821         * Run the new-style initialization function.
3822         * The initialization function returns:
3823         *  <0  - error
3824         *   0  - use board->num_ports
3825         *  >0  - number of ports
3826         */
3827        if (quirk->init) {
3828                rc = quirk->init(dev);
3829                if (rc < 0) {
3830                        priv = ERR_PTR(rc);
3831                        goto err_out;
3832                }
3833                if (rc)
3834                        nr_ports = rc;
3835        }
3836
3837        priv = kzalloc(sizeof(struct serial_private) +
3838                       sizeof(unsigned int) * nr_ports,
3839                       GFP_KERNEL);
3840        if (!priv) {
3841                priv = ERR_PTR(-ENOMEM);
3842                goto err_deinit;
3843        }
3844
3845        priv->dev = dev;
3846        priv->quirk = quirk;
3847
3848        memset(&uart, 0, sizeof(uart));
3849        uart.port.flags = UPF_SKIP_TEST | UPF_BOOT_AUTOCONF | UPF_SHARE_IRQ;
3850        uart.port.uartclk = board->base_baud * 16;
3851        uart.port.irq = get_pci_irq(dev, board);
3852        uart.port.dev = &dev->dev;
3853
3854        for (i = 0; i < nr_ports; i++) {
3855                if (quirk->setup(priv, board, &uart, i))
3856                        break;
3857
3858                dev_dbg(&dev->dev, "Setup PCI port: port %lx, irq %d, type %d\n",
3859                        uart.port.iobase, uart.port.irq, uart.port.iotype);
3860
3861                priv->line[i] = serial8250_register_8250_port(&uart);
3862                if (priv->line[i] < 0) {
3863                        dev_err(&dev->dev,
3864                                "Couldn't register serial port %lx, irq %d, type %d, error %d\n",
3865                                uart.port.iobase, uart.port.irq,
3866                                uart.port.iotype, priv->line[i]);
3867                        break;
3868                }
3869        }
3870        priv->nr = i;
3871        return priv;
3872
3873err_deinit:
3874        if (quirk->exit)
3875                quirk->exit(dev);
3876err_out:
3877        return priv;
3878}
3879EXPORT_SYMBOL_GPL(pciserial_init_ports);
3880
3881void pciserial_remove_ports(struct serial_private *priv)
3882{
3883        struct pci_serial_quirk *quirk;
3884        int i;
3885
3886        for (i = 0; i < priv->nr; i++)
3887                serial8250_unregister_port(priv->line[i]);
3888
3889        for (i = 0; i < PCI_NUM_BAR_RESOURCES; i++) {
3890                if (priv->remapped_bar[i])
3891                        iounmap(priv->remapped_bar[i]);
3892                priv->remapped_bar[i] = NULL;
3893        }
3894
3895        /*
3896         * Find the exit quirks.
3897         */
3898        quirk = find_quirk(priv->dev);
3899        if (quirk->exit)
3900                quirk->exit(priv->dev);
3901
3902        kfree(priv);
3903}
3904EXPORT_SYMBOL_GPL(pciserial_remove_ports);
3905
3906void pciserial_suspend_ports(struct serial_private *priv)
3907{
3908        int i;
3909
3910        for (i = 0; i < priv->nr; i++)
3911                if (priv->line[i] >= 0)
3912                        serial8250_suspend_port(priv->line[i]);
3913
3914        /*
3915         * Ensure that every init quirk is properly torn down
3916         */
3917        if (priv->quirk->exit)
3918                priv->quirk->exit(priv->dev);
3919}
3920EXPORT_SYMBOL_GPL(pciserial_suspend_ports);
3921
3922void pciserial_resume_ports(struct serial_private *priv)
3923{
3924        int i;
3925
3926        /*
3927         * Ensure that the board is correctly configured.
3928         */
3929        if (priv->quirk->init)
3930                priv->quirk->init(priv->dev);
3931
3932        for (i = 0; i < priv->nr; i++)
3933                if (priv->line[i] >= 0)
3934                        serial8250_resume_port(priv->line[i]);
3935}
3936EXPORT_SYMBOL_GPL(pciserial_resume_ports);
3937
3938/*
3939 * Probe one serial board.  Unfortunately, there is no rhyme nor reason
3940 * to the arrangement of serial ports on a PCI card.
3941 */
3942static int
3943pciserial_init_one(struct pci_dev *dev, const struct pci_device_id *ent)
3944{
3945        struct pci_serial_quirk *quirk;
3946        struct serial_private *priv;
3947        const struct pciserial_board *board;
3948        struct pciserial_board tmp;
3949        int rc;
3950
3951        quirk = find_quirk(dev);
3952        if (quirk->probe) {
3953                rc = quirk->probe(dev);
3954                if (rc)
3955                        return rc;
3956        }
3957
3958        if (ent->driver_data >= ARRAY_SIZE(pci_boards)) {
3959                dev_err(&dev->dev, "invalid driver_data: %ld\n",
3960                        ent->driver_data);
3961                return -EINVAL;
3962        }
3963
3964        board = &pci_boards[ent->driver_data];
3965
3966        rc = pci_enable_device(dev);
3967        pci_save_state(dev);
3968        if (rc)
3969                return rc;
3970
3971        if (ent->driver_data == pbn_default) {
3972                /*
3973                 * Use a copy of the pci_board entry for this;
3974                 * avoid changing entries in the table.
3975                 */
3976                memcpy(&tmp, board, sizeof(struct pciserial_board));
3977                board = &tmp;
3978
3979                /*
3980                 * We matched one of our class entries.  Try to
3981                 * determine the parameters of this board.
3982                 */
3983                rc = serial_pci_guess_board(dev, &tmp);
3984                if (rc)
3985                        goto disable;
3986        } else {
3987                /*
3988                 * We matched an explicit entry.  If we are able to
3989                 * detect this boards settings with our heuristic,
3990                 * then we no longer need this entry.
3991                 */
3992                memcpy(&tmp, &pci_boards[pbn_default],
3993                       sizeof(struct pciserial_board));
3994                rc = serial_pci_guess_board(dev, &tmp);
3995                if (rc == 0 && serial_pci_matches(board, &tmp))
3996                        moan_device("Redundant entry in serial pci_table.",
3997                                    dev);
3998        }
3999
4000        priv = pciserial_init_ports(dev, board);
4001        if (!IS_ERR(priv)) {
4002                pci_set_drvdata(dev, priv);
4003                return 0;
4004        }
4005
4006        rc = PTR_ERR(priv);
4007
4008 disable:
4009        pci_disable_device(dev);
4010        return rc;
4011}
4012
4013static void pciserial_remove_one(struct pci_dev *dev)
4014{
4015        struct serial_private *priv = pci_get_drvdata(dev);
4016
4017        pciserial_remove_ports(priv);
4018
4019        pci_disable_device(dev);
4020}
4021
4022#ifdef CONFIG_PM
4023static int pciserial_suspend_one(struct pci_dev *dev, pm_message_t state)
4024{
4025        struct serial_private *priv = pci_get_drvdata(dev);
4026
4027        if (priv)
4028                pciserial_suspend_ports(priv);
4029
4030        pci_save_state(dev);
4031        pci_set_power_state(dev, pci_choose_state(dev, state));
4032        return 0;
4033}
4034
4035static int pciserial_resume_one(struct pci_dev *dev)
4036{
4037        int err;
4038        struct serial_private *priv = pci_get_drvdata(dev);
4039
4040        pci_set_power_state(dev, PCI_D0);
4041        pci_restore_state(dev);
4042
4043        if (priv) {
4044                /*
4045                 * The device may have been disabled.  Re-enable it.
4046                 */
4047                err = pci_enable_device(dev);
4048                /* FIXME: We cannot simply error out here */
4049                if (err)
4050                        dev_err(&dev->dev, "Unable to re-enable ports, trying to continue.\n");
4051                pciserial_resume_ports(priv);
4052        }
4053        return 0;
4054}
4055#endif
4056
4057static struct pci_device_id serial_pci_tbl[] = {
4058        /* Advantech use PCI_DEVICE_ID_ADVANTECH_PCI3620 (0x3620) as 'PCI_SUBVENDOR_ID' */
4059        {       PCI_VENDOR_ID_ADVANTECH, PCI_DEVICE_ID_ADVANTECH_PCI3620,
4060                PCI_DEVICE_ID_ADVANTECH_PCI3620, 0x0001, 0, 0,
4061                pbn_b2_8_921600 },
4062        /* Advantech also use 0x3618 and 0xf618 */
4063        {       PCI_VENDOR_ID_ADVANTECH, PCI_DEVICE_ID_ADVANTECH_PCI3618,
4064                PCI_DEVICE_ID_ADVANTECH_PCI3618, PCI_ANY_ID, 0, 0,
4065                pbn_b0_4_921600 },
4066        {       PCI_VENDOR_ID_ADVANTECH, PCI_DEVICE_ID_ADVANTECH_PCIf618,
4067                PCI_DEVICE_ID_ADVANTECH_PCI3618, PCI_ANY_ID, 0, 0,
4068                pbn_b0_4_921600 },
4069        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V960,
4070                PCI_SUBVENDOR_ID_CONNECT_TECH,
4071                PCI_SUBDEVICE_ID_CONNECT_TECH_BH8_232, 0, 0,
4072                pbn_b1_8_1382400 },
4073        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V960,
4074                PCI_SUBVENDOR_ID_CONNECT_TECH,
4075                PCI_SUBDEVICE_ID_CONNECT_TECH_BH4_232, 0, 0,
4076                pbn_b1_4_1382400 },
4077        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V960,
4078                PCI_SUBVENDOR_ID_CONNECT_TECH,
4079                PCI_SUBDEVICE_ID_CONNECT_TECH_BH2_232, 0, 0,
4080                pbn_b1_2_1382400 },
4081        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4082                PCI_SUBVENDOR_ID_CONNECT_TECH,
4083                PCI_SUBDEVICE_ID_CONNECT_TECH_BH8_232, 0, 0,
4084                pbn_b1_8_1382400 },
4085        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4086                PCI_SUBVENDOR_ID_CONNECT_TECH,
4087                PCI_SUBDEVICE_ID_CONNECT_TECH_BH4_232, 0, 0,
4088                pbn_b1_4_1382400 },
4089        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4090                PCI_SUBVENDOR_ID_CONNECT_TECH,
4091                PCI_SUBDEVICE_ID_CONNECT_TECH_BH2_232, 0, 0,
4092                pbn_b1_2_1382400 },
4093        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4094                PCI_SUBVENDOR_ID_CONNECT_TECH,
4095                PCI_SUBDEVICE_ID_CONNECT_TECH_BH8_485, 0, 0,
4096                pbn_b1_8_921600 },
4097        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4098                PCI_SUBVENDOR_ID_CONNECT_TECH,
4099                PCI_SUBDEVICE_ID_CONNECT_TECH_BH8_485_4_4, 0, 0,
4100                pbn_b1_8_921600 },
4101        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4102                PCI_SUBVENDOR_ID_CONNECT_TECH,
4103                PCI_SUBDEVICE_ID_CONNECT_TECH_BH4_485, 0, 0,
4104                pbn_b1_4_921600 },
4105        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4106                PCI_SUBVENDOR_ID_CONNECT_TECH,
4107                PCI_SUBDEVICE_ID_CONNECT_TECH_BH4_485_2_2, 0, 0,
4108                pbn_b1_4_921600 },
4109        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4110                PCI_SUBVENDOR_ID_CONNECT_TECH,
4111                PCI_SUBDEVICE_ID_CONNECT_TECH_BH2_485, 0, 0,
4112                pbn_b1_2_921600 },
4113        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4114                PCI_SUBVENDOR_ID_CONNECT_TECH,
4115                PCI_SUBDEVICE_ID_CONNECT_TECH_BH8_485_2_6, 0, 0,
4116                pbn_b1_8_921600 },
4117        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4118                PCI_SUBVENDOR_ID_CONNECT_TECH,
4119                PCI_SUBDEVICE_ID_CONNECT_TECH_BH081101V1, 0, 0,
4120                pbn_b1_8_921600 },
4121        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4122                PCI_SUBVENDOR_ID_CONNECT_TECH,
4123                PCI_SUBDEVICE_ID_CONNECT_TECH_BH041101V1, 0, 0,
4124                pbn_b1_4_921600 },
4125        {       PCI_VENDOR_ID_V3, PCI_DEVICE_ID_V3_V351,
4126                PCI_SUBVENDOR_ID_CONNECT_TECH,
4127                PCI_SUBDEVICE_ID_CONNECT_TECH_BH2_20MHZ, 0, 0,
4128                pbn_b1_2_1250000 },
4129        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI954,
4130                PCI_SUBVENDOR_ID_CONNECT_TECH,
4131                PCI_SUBDEVICE_ID_CONNECT_TECH_TITAN_2, 0, 0,
4132                pbn_b0_2_1843200 },
4133        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI954,
4134                PCI_SUBVENDOR_ID_CONNECT_TECH,
4135                PCI_SUBDEVICE_ID_CONNECT_TECH_TITAN_4, 0, 0,
4136                pbn_b0_4_1843200 },
4137        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI954,
4138                PCI_VENDOR_ID_AFAVLAB,
4139                PCI_SUBDEVICE_ID_AFAVLAB_P061, 0, 0,
4140                pbn_b0_4_1152000 },
4141        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C152,
4142                PCI_SUBVENDOR_ID_CONNECT_TECH,
4143                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_2_232, 0, 0,
4144                pbn_b0_2_1843200_200 },
4145        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C154,
4146                PCI_SUBVENDOR_ID_CONNECT_TECH,
4147                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_4_232, 0, 0,
4148                pbn_b0_4_1843200_200 },
4149        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C158,
4150                PCI_SUBVENDOR_ID_CONNECT_TECH,
4151                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_8_232, 0, 0,
4152                pbn_b0_8_1843200_200 },
4153        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C152,
4154                PCI_SUBVENDOR_ID_CONNECT_TECH,
4155                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_1_1, 0, 0,
4156                pbn_b0_2_1843200_200 },
4157        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C154,
4158                PCI_SUBVENDOR_ID_CONNECT_TECH,
4159                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_2_2, 0, 0,
4160                pbn_b0_4_1843200_200 },
4161        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C158,
4162                PCI_SUBVENDOR_ID_CONNECT_TECH,
4163                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_4_4, 0, 0,
4164                pbn_b0_8_1843200_200 },
4165        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C152,
4166                PCI_SUBVENDOR_ID_CONNECT_TECH,
4167                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_2, 0, 0,
4168                pbn_b0_2_1843200_200 },
4169        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C154,
4170                PCI_SUBVENDOR_ID_CONNECT_TECH,
4171                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_4, 0, 0,
4172                pbn_b0_4_1843200_200 },
4173        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C158,
4174                PCI_SUBVENDOR_ID_CONNECT_TECH,
4175                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_8, 0, 0,
4176                pbn_b0_8_1843200_200 },
4177        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C152,
4178                PCI_SUBVENDOR_ID_CONNECT_TECH,
4179                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_2_485, 0, 0,
4180                pbn_b0_2_1843200_200 },
4181        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C154,
4182                PCI_SUBVENDOR_ID_CONNECT_TECH,
4183                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_4_485, 0, 0,
4184                pbn_b0_4_1843200_200 },
4185        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C158,
4186                PCI_SUBVENDOR_ID_CONNECT_TECH,
4187                PCI_SUBDEVICE_ID_CONNECT_TECH_PCI_UART_8_485, 0, 0,
4188                pbn_b0_8_1843200_200 },
4189        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C152,
4190                PCI_VENDOR_ID_IBM, PCI_SUBDEVICE_ID_IBM_SATURN_SERIAL_ONE_PORT,
4191                0, 0, pbn_exar_ibm_saturn },
4192
4193        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_U530,
4194                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4195                pbn_b2_bt_1_115200 },
4196        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_UCOMM2,
4197                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4198                pbn_b2_bt_2_115200 },
4199        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_UCOMM422,
4200                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4201                pbn_b2_bt_4_115200 },
4202        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_UCOMM232,
4203                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4204                pbn_b2_bt_2_115200 },
4205        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_COMM4,
4206                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4207                pbn_b2_bt_4_115200 },
4208        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_COMM8,
4209                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4210                pbn_b2_8_115200 },
4211        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_7803,
4212                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4213                pbn_b2_8_460800 },
4214        {       PCI_VENDOR_ID_SEALEVEL, PCI_DEVICE_ID_SEALEVEL_UCOMM8,
4215                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4216                pbn_b2_8_115200 },
4217
4218        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_GTEK_SERIAL2,
4219                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4220                pbn_b2_bt_2_115200 },
4221        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_SPCOM200,
4222                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4223                pbn_b2_bt_2_921600 },
4224        /*
4225         * VScom SPCOM800, from sl@s.pl
4226         */
4227        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_SPCOM800,
4228                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4229                pbn_b2_8_921600 },
4230        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_1077,
4231                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4232                pbn_b2_4_921600 },
4233        /* Unknown card - subdevice 0x1584 */
4234        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4235                PCI_VENDOR_ID_PLX,
4236                PCI_SUBDEVICE_ID_UNKNOWN_0x1584, 0, 0,
4237                pbn_b2_4_115200 },
4238        /* Unknown card - subdevice 0x1588 */
4239        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4240                PCI_VENDOR_ID_PLX,
4241                PCI_SUBDEVICE_ID_UNKNOWN_0x1588, 0, 0,
4242                pbn_b2_8_115200 },
4243        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4244                PCI_SUBVENDOR_ID_KEYSPAN,
4245                PCI_SUBDEVICE_ID_KEYSPAN_SX2, 0, 0,
4246                pbn_panacom },
4247        {       PCI_VENDOR_ID_PANACOM, PCI_DEVICE_ID_PANACOM_QUADMODEM,
4248                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4249                pbn_panacom4 },
4250        {       PCI_VENDOR_ID_PANACOM, PCI_DEVICE_ID_PANACOM_DUALMODEM,
4251                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4252                pbn_panacom2 },
4253        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9030,
4254                PCI_VENDOR_ID_ESDGMBH,
4255                PCI_DEVICE_ID_ESDGMBH_CPCIASIO4, 0, 0,
4256                pbn_b2_4_115200 },
4257        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4258                PCI_SUBVENDOR_ID_CHASE_PCIFAST,
4259                PCI_SUBDEVICE_ID_CHASE_PCIFAST4, 0, 0,
4260                pbn_b2_4_460800 },
4261        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4262                PCI_SUBVENDOR_ID_CHASE_PCIFAST,
4263                PCI_SUBDEVICE_ID_CHASE_PCIFAST8, 0, 0,
4264                pbn_b2_8_460800 },
4265        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4266                PCI_SUBVENDOR_ID_CHASE_PCIFAST,
4267                PCI_SUBDEVICE_ID_CHASE_PCIFAST16, 0, 0,
4268                pbn_b2_16_460800 },
4269        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4270                PCI_SUBVENDOR_ID_CHASE_PCIFAST,
4271                PCI_SUBDEVICE_ID_CHASE_PCIFAST16FMC, 0, 0,
4272                pbn_b2_16_460800 },
4273        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4274                PCI_SUBVENDOR_ID_CHASE_PCIRAS,
4275                PCI_SUBDEVICE_ID_CHASE_PCIRAS4, 0, 0,
4276                pbn_b2_4_460800 },
4277        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4278                PCI_SUBVENDOR_ID_CHASE_PCIRAS,
4279                PCI_SUBDEVICE_ID_CHASE_PCIRAS8, 0, 0,
4280                pbn_b2_8_460800 },
4281        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9050,
4282                PCI_SUBVENDOR_ID_EXSYS,
4283                PCI_SUBDEVICE_ID_EXSYS_4055, 0, 0,
4284                pbn_b2_4_115200 },
4285        /*
4286         * Megawolf Romulus PCI Serial Card, from Mike Hudson
4287         * (Exoray@isys.ca)
4288         */
4289        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_ROMULUS,
4290                0x10b5, 0x106a, 0, 0,
4291                pbn_plx_romulus },
4292        /*
4293         * Quatech cards. These actually have configurable clocks but for
4294         * now we just use the default.
4295         *
4296         * 100 series are RS232, 200 series RS422,
4297         */
4298        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_QSC100,
4299                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4300                pbn_b1_4_115200 },
4301        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSC100,
4302                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4303                pbn_b1_2_115200 },
4304        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSC100E,
4305                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4306                pbn_b2_2_115200 },
4307        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSC200,
4308                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4309                pbn_b1_2_115200 },
4310        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSC200E,
4311                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4312                pbn_b2_2_115200 },
4313        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_QSC200,
4314                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4315                pbn_b1_4_115200 },
4316        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_ESC100D,
4317                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4318                pbn_b1_8_115200 },
4319        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_ESC100M,
4320                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4321                pbn_b1_8_115200 },
4322        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_QSCP100,
4323                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4324                pbn_b1_4_115200 },
4325        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSCP100,
4326                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4327                pbn_b1_2_115200 },
4328        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_QSCP200,
4329                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4330                pbn_b1_4_115200 },
4331        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSCP200,
4332                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4333                pbn_b1_2_115200 },
4334        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_QSCLP100,
4335                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4336                pbn_b2_4_115200 },
4337        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSCLP100,
4338                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4339                pbn_b2_2_115200 },
4340        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_SSCLP100,
4341                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4342                pbn_b2_1_115200 },
4343        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_QSCLP200,
4344                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4345                pbn_b2_4_115200 },
4346        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_DSCLP200,
4347                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4348                pbn_b2_2_115200 },
4349        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_SSCLP200,
4350                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4351                pbn_b2_1_115200 },
4352        {       PCI_VENDOR_ID_QUATECH, PCI_DEVICE_ID_QUATECH_ESCLP100,
4353                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4354                pbn_b0_8_115200 },
4355
4356        {       PCI_VENDOR_ID_SPECIALIX, PCI_DEVICE_ID_OXSEMI_16PCI954,
4357                PCI_VENDOR_ID_SPECIALIX, PCI_SUBDEVICE_ID_SPECIALIX_SPEED4,
4358                0, 0,
4359                pbn_b0_4_921600 },
4360        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI954,
4361                PCI_SUBVENDOR_ID_SIIG, PCI_SUBDEVICE_ID_SIIG_QUARTET_SERIAL,
4362                0, 0,
4363                pbn_b0_4_1152000 },
4364        {       PCI_VENDOR_ID_OXSEMI, 0x9505,
4365                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4366                pbn_b0_bt_2_921600 },
4367
4368                /*
4369                 * The below card is a little controversial since it is the
4370                 * subject of a PCI vendor/device ID clash.  (See
4371                 * www.ussg.iu.edu/hypermail/linux/kernel/0303.1/0516.html).
4372                 * For now just used the hex ID 0x950a.
4373                 */
4374        {       PCI_VENDOR_ID_OXSEMI, 0x950a,
4375                PCI_SUBVENDOR_ID_SIIG, PCI_SUBDEVICE_ID_SIIG_DUAL_00,
4376                0, 0, pbn_b0_2_115200 },
4377        {       PCI_VENDOR_ID_OXSEMI, 0x950a,
4378                PCI_SUBVENDOR_ID_SIIG, PCI_SUBDEVICE_ID_SIIG_DUAL_30,
4379                0, 0, pbn_b0_2_115200 },
4380        {       PCI_VENDOR_ID_OXSEMI, 0x950a,
4381                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4382                pbn_b0_2_1130000 },
4383        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_C950,
4384                PCI_VENDOR_ID_OXSEMI, PCI_SUBDEVICE_ID_OXSEMI_C950, 0, 0,
4385                pbn_b0_1_921600 },
4386        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI954,
4387                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4388                pbn_b0_4_115200 },
4389        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI952,
4390                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4391                pbn_b0_bt_2_921600 },
4392        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI958,
4393                PCI_ANY_ID , PCI_ANY_ID, 0, 0,
4394                pbn_b2_8_1152000 },
4395
4396        /*
4397         * Oxford Semiconductor Inc. Tornado PCI express device range.
4398         */
4399        {       PCI_VENDOR_ID_OXSEMI, 0xc101,    /* OXPCIe952 1 Legacy UART */
4400                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4401                pbn_b0_1_4000000 },
4402        {       PCI_VENDOR_ID_OXSEMI, 0xc105,    /* OXPCIe952 1 Legacy UART */
4403                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4404                pbn_b0_1_4000000 },
4405        {       PCI_VENDOR_ID_OXSEMI, 0xc11b,    /* OXPCIe952 1 Native UART */
4406                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4407                pbn_oxsemi_1_4000000 },
4408        {       PCI_VENDOR_ID_OXSEMI, 0xc11f,    /* OXPCIe952 1 Native UART */
4409                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4410                pbn_oxsemi_1_4000000 },
4411        {       PCI_VENDOR_ID_OXSEMI, 0xc120,    /* OXPCIe952 1 Legacy UART */
4412                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4413                pbn_b0_1_4000000 },
4414        {       PCI_VENDOR_ID_OXSEMI, 0xc124,    /* OXPCIe952 1 Legacy UART */
4415                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4416                pbn_b0_1_4000000 },
4417        {       PCI_VENDOR_ID_OXSEMI, 0xc138,    /* OXPCIe952 1 Native UART */
4418                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4419                pbn_oxsemi_1_4000000 },
4420        {       PCI_VENDOR_ID_OXSEMI, 0xc13d,    /* OXPCIe952 1 Native UART */
4421                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4422                pbn_oxsemi_1_4000000 },
4423        {       PCI_VENDOR_ID_OXSEMI, 0xc140,    /* OXPCIe952 1 Legacy UART */
4424                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4425                pbn_b0_1_4000000 },
4426        {       PCI_VENDOR_ID_OXSEMI, 0xc141,    /* OXPCIe952 1 Legacy UART */
4427                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4428                pbn_b0_1_4000000 },
4429        {       PCI_VENDOR_ID_OXSEMI, 0xc144,    /* OXPCIe952 1 Legacy UART */
4430                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4431                pbn_b0_1_4000000 },
4432        {       PCI_VENDOR_ID_OXSEMI, 0xc145,    /* OXPCIe952 1 Legacy UART */
4433                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4434                pbn_b0_1_4000000 },
4435        {       PCI_VENDOR_ID_OXSEMI, 0xc158,    /* OXPCIe952 2 Native UART */
4436                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4437                pbn_oxsemi_2_4000000 },
4438        {       PCI_VENDOR_ID_OXSEMI, 0xc15d,    /* OXPCIe952 2 Native UART */
4439                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4440                pbn_oxsemi_2_4000000 },
4441        {       PCI_VENDOR_ID_OXSEMI, 0xc208,    /* OXPCIe954 4 Native UART */
4442                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4443                pbn_oxsemi_4_4000000 },
4444        {       PCI_VENDOR_ID_OXSEMI, 0xc20d,    /* OXPCIe954 4 Native UART */
4445                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4446                pbn_oxsemi_4_4000000 },
4447        {       PCI_VENDOR_ID_OXSEMI, 0xc308,    /* OXPCIe958 8 Native UART */
4448                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4449                pbn_oxsemi_8_4000000 },
4450        {       PCI_VENDOR_ID_OXSEMI, 0xc30d,    /* OXPCIe958 8 Native UART */
4451                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4452                pbn_oxsemi_8_4000000 },
4453        {       PCI_VENDOR_ID_OXSEMI, 0xc40b,    /* OXPCIe200 1 Native UART */
4454                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4455                pbn_oxsemi_1_4000000 },
4456        {       PCI_VENDOR_ID_OXSEMI, 0xc40f,    /* OXPCIe200 1 Native UART */
4457                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4458                pbn_oxsemi_1_4000000 },
4459        {       PCI_VENDOR_ID_OXSEMI, 0xc41b,    /* OXPCIe200 1 Native UART */
4460                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4461                pbn_oxsemi_1_4000000 },
4462        {       PCI_VENDOR_ID_OXSEMI, 0xc41f,    /* OXPCIe200 1 Native UART */
4463                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4464                pbn_oxsemi_1_4000000 },
4465        {       PCI_VENDOR_ID_OXSEMI, 0xc42b,    /* OXPCIe200 1 Native UART */
4466                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4467                pbn_oxsemi_1_4000000 },
4468        {       PCI_VENDOR_ID_OXSEMI, 0xc42f,    /* OXPCIe200 1 Native UART */
4469                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4470                pbn_oxsemi_1_4000000 },
4471        {       PCI_VENDOR_ID_OXSEMI, 0xc43b,    /* OXPCIe200 1 Native UART */
4472                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4473                pbn_oxsemi_1_4000000 },
4474        {       PCI_VENDOR_ID_OXSEMI, 0xc43f,    /* OXPCIe200 1 Native UART */
4475                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4476                pbn_oxsemi_1_4000000 },
4477        {       PCI_VENDOR_ID_OXSEMI, 0xc44b,    /* OXPCIe200 1 Native UART */
4478                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4479                pbn_oxsemi_1_4000000 },
4480        {       PCI_VENDOR_ID_OXSEMI, 0xc44f,    /* OXPCIe200 1 Native UART */
4481                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4482                pbn_oxsemi_1_4000000 },
4483        {       PCI_VENDOR_ID_OXSEMI, 0xc45b,    /* OXPCIe200 1 Native UART */
4484                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4485                pbn_oxsemi_1_4000000 },
4486        {       PCI_VENDOR_ID_OXSEMI, 0xc45f,    /* OXPCIe200 1 Native UART */
4487                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4488                pbn_oxsemi_1_4000000 },
4489        {       PCI_VENDOR_ID_OXSEMI, 0xc46b,    /* OXPCIe200 1 Native UART */
4490                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4491                pbn_oxsemi_1_4000000 },
4492        {       PCI_VENDOR_ID_OXSEMI, 0xc46f,    /* OXPCIe200 1 Native UART */
4493                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4494                pbn_oxsemi_1_4000000 },
4495        {       PCI_VENDOR_ID_OXSEMI, 0xc47b,    /* OXPCIe200 1 Native UART */
4496                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4497                pbn_oxsemi_1_4000000 },
4498        {       PCI_VENDOR_ID_OXSEMI, 0xc47f,    /* OXPCIe200 1 Native UART */
4499                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4500                pbn_oxsemi_1_4000000 },
4501        {       PCI_VENDOR_ID_OXSEMI, 0xc48b,    /* OXPCIe200 1 Native UART */
4502                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4503                pbn_oxsemi_1_4000000 },
4504        {       PCI_VENDOR_ID_OXSEMI, 0xc48f,    /* OXPCIe200 1 Native UART */
4505                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4506                pbn_oxsemi_1_4000000 },
4507        {       PCI_VENDOR_ID_OXSEMI, 0xc49b,    /* OXPCIe200 1 Native UART */
4508                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4509                pbn_oxsemi_1_4000000 },
4510        {       PCI_VENDOR_ID_OXSEMI, 0xc49f,    /* OXPCIe200 1 Native UART */
4511                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4512                pbn_oxsemi_1_4000000 },
4513        {       PCI_VENDOR_ID_OXSEMI, 0xc4ab,    /* OXPCIe200 1 Native UART */
4514                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4515                pbn_oxsemi_1_4000000 },
4516        {       PCI_VENDOR_ID_OXSEMI, 0xc4af,    /* OXPCIe200 1 Native UART */
4517                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4518                pbn_oxsemi_1_4000000 },
4519        {       PCI_VENDOR_ID_OXSEMI, 0xc4bb,    /* OXPCIe200 1 Native UART */
4520                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4521                pbn_oxsemi_1_4000000 },
4522        {       PCI_VENDOR_ID_OXSEMI, 0xc4bf,    /* OXPCIe200 1 Native UART */
4523                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4524                pbn_oxsemi_1_4000000 },
4525        {       PCI_VENDOR_ID_OXSEMI, 0xc4cb,    /* OXPCIe200 1 Native UART */
4526                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4527                pbn_oxsemi_1_4000000 },
4528        {       PCI_VENDOR_ID_OXSEMI, 0xc4cf,    /* OXPCIe200 1 Native UART */
4529                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4530                pbn_oxsemi_1_4000000 },
4531        /*
4532         * Mainpine Inc. IQ Express "Rev3" utilizing OxSemi Tornado
4533         */
4534        {       PCI_VENDOR_ID_MAINPINE, 0x4000, /* IQ Express 1 Port V.34 Super-G3 Fax */
4535                PCI_VENDOR_ID_MAINPINE, 0x4001, 0, 0,
4536                pbn_oxsemi_1_4000000 },
4537        {       PCI_VENDOR_ID_MAINPINE, 0x4000, /* IQ Express 2 Port V.34 Super-G3 Fax */
4538                PCI_VENDOR_ID_MAINPINE, 0x4002, 0, 0,
4539                pbn_oxsemi_2_4000000 },
4540        {       PCI_VENDOR_ID_MAINPINE, 0x4000, /* IQ Express 4 Port V.34 Super-G3 Fax */
4541                PCI_VENDOR_ID_MAINPINE, 0x4004, 0, 0,
4542                pbn_oxsemi_4_4000000 },
4543        {       PCI_VENDOR_ID_MAINPINE, 0x4000, /* IQ Express 8 Port V.34 Super-G3 Fax */
4544                PCI_VENDOR_ID_MAINPINE, 0x4008, 0, 0,
4545                pbn_oxsemi_8_4000000 },
4546
4547        /*
4548         * Digi/IBM PCIe 2-port Async EIA-232 Adapter utilizing OxSemi Tornado
4549         */
4550        {       PCI_VENDOR_ID_DIGI, PCIE_DEVICE_ID_NEO_2_OX_IBM,
4551                PCI_SUBVENDOR_ID_IBM, PCI_ANY_ID, 0, 0,
4552                pbn_oxsemi_2_4000000 },
4553
4554        /*
4555         * SBS Technologies, Inc. P-Octal and PMC-OCTPRO cards,
4556         * from skokodyn@yahoo.com
4557         */
4558        {       PCI_VENDOR_ID_SBSMODULARIO, PCI_DEVICE_ID_OCTPRO,
4559                PCI_SUBVENDOR_ID_SBSMODULARIO, PCI_SUBDEVICE_ID_OCTPRO232, 0, 0,
4560                pbn_sbsxrsio },
4561        {       PCI_VENDOR_ID_SBSMODULARIO, PCI_DEVICE_ID_OCTPRO,
4562                PCI_SUBVENDOR_ID_SBSMODULARIO, PCI_SUBDEVICE_ID_OCTPRO422, 0, 0,
4563                pbn_sbsxrsio },
4564        {       PCI_VENDOR_ID_SBSMODULARIO, PCI_DEVICE_ID_OCTPRO,
4565                PCI_SUBVENDOR_ID_SBSMODULARIO, PCI_SUBDEVICE_ID_POCTAL232, 0, 0,
4566                pbn_sbsxrsio },
4567        {       PCI_VENDOR_ID_SBSMODULARIO, PCI_DEVICE_ID_OCTPRO,
4568                PCI_SUBVENDOR_ID_SBSMODULARIO, PCI_SUBDEVICE_ID_POCTAL422, 0, 0,
4569                pbn_sbsxrsio },
4570
4571        /*
4572         * Digitan DS560-558, from jimd@esoft.com
4573         */
4574        {       PCI_VENDOR_ID_ATT, PCI_DEVICE_ID_ATT_VENUS_MODEM,
4575                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4576                pbn_b1_1_115200 },
4577
4578        /*
4579         * Titan Electronic cards
4580         *  The 400L and 800L have a custom setup quirk.
4581         */
4582        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_100,
4583                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4584                pbn_b0_1_921600 },
4585        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200,
4586                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4587                pbn_b0_2_921600 },
4588        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_400,
4589                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4590                pbn_b0_4_921600 },
4591        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800B,
4592                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4593                pbn_b0_4_921600 },
4594        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_100L,
4595                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4596                pbn_b1_1_921600 },
4597        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200L,
4598                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4599                pbn_b1_bt_2_921600 },
4600        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_400L,
4601                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4602                pbn_b0_bt_4_921600 },
4603        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800L,
4604                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4605                pbn_b0_bt_8_921600 },
4606        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200I,
4607                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4608                pbn_b4_bt_2_921600 },
4609        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_400I,
4610                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4611                pbn_b4_bt_4_921600 },
4612        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800I,
4613                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4614                pbn_b4_bt_8_921600 },
4615        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_400EH,
4616                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4617                pbn_b0_4_921600 },
4618        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800EH,
4619                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4620                pbn_b0_4_921600 },
4621        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800EHB,
4622                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4623                pbn_b0_4_921600 },
4624        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_100E,
4625                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4626                pbn_oxsemi_1_4000000 },
4627        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200E,
4628                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4629                pbn_oxsemi_2_4000000 },
4630        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_400E,
4631                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4632                pbn_oxsemi_4_4000000 },
4633        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800E,
4634                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4635                pbn_oxsemi_8_4000000 },
4636        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200EI,
4637                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4638                pbn_oxsemi_2_4000000 },
4639        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200EISI,
4640                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4641                pbn_oxsemi_2_4000000 },
4642        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_200V3,
4643                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4644                pbn_b0_bt_2_921600 },
4645        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_400V3,
4646                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4647                pbn_b0_4_921600 },
4648        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_410V3,
4649                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4650                pbn_b0_4_921600 },
4651        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800V3,
4652                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4653                pbn_b0_4_921600 },
4654        {       PCI_VENDOR_ID_TITAN, PCI_DEVICE_ID_TITAN_800V3B,
4655                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4656                pbn_b0_4_921600 },
4657
4658        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S_10x_550,
4659                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4660                pbn_b2_1_460800 },
4661        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S_10x_650,
4662                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4663                pbn_b2_1_460800 },
4664        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S_10x_850,
4665                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4666                pbn_b2_1_460800 },
4667        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S_10x_550,
4668                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4669                pbn_b2_bt_2_921600 },
4670        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S_10x_650,
4671                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4672                pbn_b2_bt_2_921600 },
4673        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S_10x_850,
4674                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4675                pbn_b2_bt_2_921600 },
4676        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_4S_10x_550,
4677                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4678                pbn_b2_bt_4_921600 },
4679        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_4S_10x_650,
4680                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4681                pbn_b2_bt_4_921600 },
4682        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_4S_10x_850,
4683                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4684                pbn_b2_bt_4_921600 },
4685        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S_20x_550,
4686                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4687                pbn_b0_1_921600 },
4688        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S_20x_650,
4689                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4690                pbn_b0_1_921600 },
4691        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_1S_20x_850,
4692                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4693                pbn_b0_1_921600 },
4694        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S_20x_550,
4695                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4696                pbn_b0_bt_2_921600 },
4697        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S_20x_650,
4698                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4699                pbn_b0_bt_2_921600 },
4700        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_2S_20x_850,
4701                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4702                pbn_b0_bt_2_921600 },
4703        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_4S_20x_550,
4704                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4705                pbn_b0_bt_4_921600 },
4706        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_4S_20x_650,
4707                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4708                pbn_b0_bt_4_921600 },
4709        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_4S_20x_850,
4710                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4711                pbn_b0_bt_4_921600 },
4712        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_8S_20x_550,
4713                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4714                pbn_b0_bt_8_921600 },
4715        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_8S_20x_650,
4716                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4717                pbn_b0_bt_8_921600 },
4718        {       PCI_VENDOR_ID_SIIG, PCI_DEVICE_ID_SIIG_8S_20x_850,
4719                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4720                pbn_b0_bt_8_921600 },
4721
4722        /*
4723         * Computone devices submitted by Doug McNash dmcnash@computone.com
4724         */
4725        {       PCI_VENDOR_ID_COMPUTONE, PCI_DEVICE_ID_COMPUTONE_PG,
4726                PCI_SUBVENDOR_ID_COMPUTONE, PCI_SUBDEVICE_ID_COMPUTONE_PG4,
4727                0, 0, pbn_computone_4 },
4728        {       PCI_VENDOR_ID_COMPUTONE, PCI_DEVICE_ID_COMPUTONE_PG,
4729                PCI_SUBVENDOR_ID_COMPUTONE, PCI_SUBDEVICE_ID_COMPUTONE_PG8,
4730                0, 0, pbn_computone_8 },
4731        {       PCI_VENDOR_ID_COMPUTONE, PCI_DEVICE_ID_COMPUTONE_PG,
4732                PCI_SUBVENDOR_ID_COMPUTONE, PCI_SUBDEVICE_ID_COMPUTONE_PG6,
4733                0, 0, pbn_computone_6 },
4734
4735        {       PCI_VENDOR_ID_OXSEMI, PCI_DEVICE_ID_OXSEMI_16PCI95N,
4736                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4737                pbn_oxsemi },
4738        {       PCI_VENDOR_ID_TIMEDIA, PCI_DEVICE_ID_TIMEDIA_1889,
4739                PCI_VENDOR_ID_TIMEDIA, PCI_ANY_ID, 0, 0,
4740                pbn_b0_bt_1_921600 },
4741
4742        /*
4743         * SUNIX (TIMEDIA)
4744         */
4745        {       PCI_VENDOR_ID_SUNIX, PCI_DEVICE_ID_SUNIX_1999,
4746                PCI_VENDOR_ID_SUNIX, PCI_ANY_ID,
4747                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xffff00,
4748                pbn_b0_bt_1_921600 },
4749
4750        {       PCI_VENDOR_ID_SUNIX, PCI_DEVICE_ID_SUNIX_1999,
4751                PCI_VENDOR_ID_SUNIX, PCI_ANY_ID,
4752                PCI_CLASS_COMMUNICATION_MULTISERIAL << 8, 0xffff00,
4753                pbn_b0_bt_1_921600 },
4754
4755        /*
4756         * AFAVLAB serial card, from Harald Welte <laforge@gnumonks.org>
4757         */
4758        {       PCI_VENDOR_ID_AFAVLAB, PCI_DEVICE_ID_AFAVLAB_P028,
4759                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4760                pbn_b0_bt_8_115200 },
4761        {       PCI_VENDOR_ID_AFAVLAB, PCI_DEVICE_ID_AFAVLAB_P030,
4762                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4763                pbn_b0_bt_8_115200 },
4764
4765        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_DSERIAL,
4766                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4767                pbn_b0_bt_2_115200 },
4768        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_QUATRO_A,
4769                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4770                pbn_b0_bt_2_115200 },
4771        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_QUATRO_B,
4772                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4773                pbn_b0_bt_2_115200 },
4774        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_QUATTRO_A,
4775                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4776                pbn_b0_bt_2_115200 },
4777        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_QUATTRO_B,
4778                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4779                pbn_b0_bt_2_115200 },
4780        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_OCTO_A,
4781                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4782                pbn_b0_bt_4_460800 },
4783        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_OCTO_B,
4784                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4785                pbn_b0_bt_4_460800 },
4786        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_PORT_PLUS,
4787                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4788                pbn_b0_bt_2_460800 },
4789        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_QUAD_A,
4790                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4791                pbn_b0_bt_2_460800 },
4792        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_QUAD_B,
4793                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4794                pbn_b0_bt_2_460800 },
4795        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_SSERIAL,
4796                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4797                pbn_b0_bt_1_115200 },
4798        {       PCI_VENDOR_ID_LAVA, PCI_DEVICE_ID_LAVA_PORT_650,
4799                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4800                pbn_b0_bt_1_460800 },
4801
4802        /*
4803         * Korenix Jetcard F0/F1 cards (JC1204, JC1208, JC1404, JC1408).
4804         * Cards are identified by their subsystem vendor IDs, which
4805         * (in hex) match the model number.
4806         *
4807         * Note that JC140x are RS422/485 cards which require ox950
4808         * ACR = 0x10, and as such are not currently fully supported.
4809         */
4810        {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF0,
4811                0x1204, 0x0004, 0, 0,
4812                pbn_b0_4_921600 },
4813        {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF0,
4814                0x1208, 0x0004, 0, 0,
4815                pbn_b0_4_921600 },
4816/*      {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF0,
4817                0x1402, 0x0002, 0, 0,
4818                pbn_b0_2_921600 }, */
4819/*      {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF0,
4820                0x1404, 0x0004, 0, 0,
4821                pbn_b0_4_921600 }, */
4822        {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF1,
4823                0x1208, 0x0004, 0, 0,
4824                pbn_b0_4_921600 },
4825
4826        {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF2,
4827                0x1204, 0x0004, 0, 0,
4828                pbn_b0_4_921600 },
4829        {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF2,
4830                0x1208, 0x0004, 0, 0,
4831                pbn_b0_4_921600 },
4832        {       PCI_VENDOR_ID_KORENIX, PCI_DEVICE_ID_KORENIX_JETCARDF3,
4833                0x1208, 0x0004, 0, 0,
4834                pbn_b0_4_921600 },
4835        /*
4836         * Dell Remote Access Card 4 - Tim_T_Murphy@Dell.com
4837         */
4838        {       PCI_VENDOR_ID_DELL, PCI_DEVICE_ID_DELL_RAC4,
4839                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4840                pbn_b1_1_1382400 },
4841
4842        /*
4843         * Dell Remote Access Card III - Tim_T_Murphy@Dell.com
4844         */
4845        {       PCI_VENDOR_ID_DELL, PCI_DEVICE_ID_DELL_RACIII,
4846                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4847                pbn_b1_1_1382400 },
4848
4849        /*
4850         * RAStel 2 port modem, gerg@moreton.com.au
4851         */
4852        {       PCI_VENDOR_ID_MORETON, PCI_DEVICE_ID_RASTEL_2PORT,
4853                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4854                pbn_b2_bt_2_115200 },
4855
4856        /*
4857         * EKF addition for i960 Boards form EKF with serial port
4858         */
4859        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_80960_RP,
4860                0xE4BF, PCI_ANY_ID, 0, 0,
4861                pbn_intel_i960 },
4862
4863        /*
4864         * Xircom Cardbus/Ethernet combos
4865         */
4866        {       PCI_VENDOR_ID_XIRCOM, PCI_DEVICE_ID_XIRCOM_X3201_MDM,
4867                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4868                pbn_b0_1_115200 },
4869        /*
4870         * Xircom RBM56G cardbus modem - Dirk Arnold (temp entry)
4871         */
4872        {       PCI_VENDOR_ID_XIRCOM, PCI_DEVICE_ID_XIRCOM_RBM56G,
4873                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4874                pbn_b0_1_115200 },
4875
4876        /*
4877         * Untested PCI modems, sent in from various folks...
4878         */
4879
4880        /*
4881         * Elsa Model 56K PCI Modem, from Andreas Rath <arh@01019freenet.de>
4882         */
4883        {       PCI_VENDOR_ID_ROCKWELL, 0x1004,
4884                0x1048, 0x1500, 0, 0,
4885                pbn_b1_1_115200 },
4886
4887        {       PCI_VENDOR_ID_SGI, PCI_DEVICE_ID_SGI_IOC3,
4888                0xFF00, 0, 0, 0,
4889                pbn_sgi_ioc3 },
4890
4891        /*
4892         * HP Diva card
4893         */
4894        {       PCI_VENDOR_ID_HP, PCI_DEVICE_ID_HP_DIVA,
4895                PCI_VENDOR_ID_HP, PCI_DEVICE_ID_HP_DIVA_RMP3, 0, 0,
4896                pbn_b1_1_115200 },
4897        {       PCI_VENDOR_ID_HP, PCI_DEVICE_ID_HP_DIVA,
4898                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4899                pbn_b0_5_115200 },
4900        {       PCI_VENDOR_ID_HP, PCI_DEVICE_ID_HP_DIVA_AUX,
4901                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4902                pbn_b2_1_115200 },
4903
4904        {       PCI_VENDOR_ID_DCI, PCI_DEVICE_ID_DCI_PCCOM2,
4905                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4906                pbn_b3_2_115200 },
4907        {       PCI_VENDOR_ID_DCI, PCI_DEVICE_ID_DCI_PCCOM4,
4908                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4909                pbn_b3_4_115200 },
4910        {       PCI_VENDOR_ID_DCI, PCI_DEVICE_ID_DCI_PCCOM8,
4911                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4912                pbn_b3_8_115200 },
4913
4914        /*
4915         * Exar Corp. XR17C15[248] Dual/Quad/Octal UART
4916         */
4917        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C152,
4918                PCI_ANY_ID, PCI_ANY_ID,
4919                0,
4920                0, pbn_exar_XR17C152 },
4921        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C154,
4922                PCI_ANY_ID, PCI_ANY_ID,
4923                0,
4924                0, pbn_exar_XR17C154 },
4925        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17C158,
4926                PCI_ANY_ID, PCI_ANY_ID,
4927                0,
4928                0, pbn_exar_XR17C158 },
4929        /*
4930         * Exar Corp. XR17V[48]35[248] Dual/Quad/Octal/Hexa PCIe UARTs
4931         */
4932        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17V352,
4933                PCI_ANY_ID, PCI_ANY_ID,
4934                0,
4935                0, pbn_exar_XR17V352 },
4936        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17V354,
4937                PCI_ANY_ID, PCI_ANY_ID,
4938                0,
4939                0, pbn_exar_XR17V354 },
4940        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17V358,
4941                PCI_ANY_ID, PCI_ANY_ID,
4942                0,
4943                0, pbn_exar_XR17V358 },
4944        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17V4358,
4945                PCI_ANY_ID, PCI_ANY_ID,
4946                0,
4947                0, pbn_exar_XR17V4358 },
4948        {       PCI_VENDOR_ID_EXAR, PCI_DEVICE_ID_EXAR_XR17V8358,
4949                PCI_ANY_ID, PCI_ANY_ID,
4950                0,
4951                0, pbn_exar_XR17V8358 },
4952        /*
4953         * Topic TP560 Data/Fax/Voice 56k modem (reported by Evan Clarke)
4954         */
4955        {       PCI_VENDOR_ID_TOPIC, PCI_DEVICE_ID_TOPIC_TP560,
4956                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
4957                pbn_b0_1_115200 },
4958        /*
4959         * ITE
4960         */
4961        {       PCI_VENDOR_ID_ITE, PCI_DEVICE_ID_ITE_8872,
4962                PCI_ANY_ID, PCI_ANY_ID,
4963                0, 0,
4964                pbn_b1_bt_1_115200 },
4965
4966        /*
4967         * IntaShield IS-200
4968         */
4969        {       PCI_VENDOR_ID_INTASHIELD, PCI_DEVICE_ID_INTASHIELD_IS200,
4970                PCI_ANY_ID, PCI_ANY_ID, 0, 0,   /* 135a.0811 */
4971                pbn_b2_2_115200 },
4972        /*
4973         * IntaShield IS-400
4974         */
4975        {       PCI_VENDOR_ID_INTASHIELD, PCI_DEVICE_ID_INTASHIELD_IS400,
4976                PCI_ANY_ID, PCI_ANY_ID, 0, 0,    /* 135a.0dc0 */
4977                pbn_b2_4_115200 },
4978        /*
4979         * Perle PCI-RAS cards
4980         */
4981        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9030,
4982                PCI_SUBVENDOR_ID_PERLE, PCI_SUBDEVICE_ID_PCI_RAS4,
4983                0, 0, pbn_b2_4_921600 },
4984        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_9030,
4985                PCI_SUBVENDOR_ID_PERLE, PCI_SUBDEVICE_ID_PCI_RAS8,
4986                0, 0, pbn_b2_8_921600 },
4987
4988        /*
4989         * Mainpine series cards: Fairly standard layout but fools
4990         * parts of the autodetect in some cases and uses otherwise
4991         * unmatched communications subclasses in the PCI Express case
4992         */
4993
4994        {       /* RockForceDUO */
4995                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
4996                PCI_VENDOR_ID_MAINPINE, 0x0200,
4997                0, 0, pbn_b0_2_115200 },
4998        {       /* RockForceQUATRO */
4999                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5000                PCI_VENDOR_ID_MAINPINE, 0x0300,
5001                0, 0, pbn_b0_4_115200 },
5002        {       /* RockForceDUO+ */
5003                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5004                PCI_VENDOR_ID_MAINPINE, 0x0400,
5005                0, 0, pbn_b0_2_115200 },
5006        {       /* RockForceQUATRO+ */
5007                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5008                PCI_VENDOR_ID_MAINPINE, 0x0500,
5009                0, 0, pbn_b0_4_115200 },
5010        {       /* RockForce+ */
5011                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5012                PCI_VENDOR_ID_MAINPINE, 0x0600,
5013                0, 0, pbn_b0_2_115200 },
5014        {       /* RockForce+ */
5015                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5016                PCI_VENDOR_ID_MAINPINE, 0x0700,
5017                0, 0, pbn_b0_4_115200 },
5018        {       /* RockForceOCTO+ */
5019                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5020                PCI_VENDOR_ID_MAINPINE, 0x0800,
5021                0, 0, pbn_b0_8_115200 },
5022        {       /* RockForceDUO+ */
5023                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5024                PCI_VENDOR_ID_MAINPINE, 0x0C00,
5025                0, 0, pbn_b0_2_115200 },
5026        {       /* RockForceQUARTRO+ */
5027                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5028                PCI_VENDOR_ID_MAINPINE, 0x0D00,
5029                0, 0, pbn_b0_4_115200 },
5030        {       /* RockForceOCTO+ */
5031                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5032                PCI_VENDOR_ID_MAINPINE, 0x1D00,
5033                0, 0, pbn_b0_8_115200 },
5034        {       /* RockForceD1 */
5035                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5036                PCI_VENDOR_ID_MAINPINE, 0x2000,
5037                0, 0, pbn_b0_1_115200 },
5038        {       /* RockForceF1 */
5039                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5040                PCI_VENDOR_ID_MAINPINE, 0x2100,
5041                0, 0, pbn_b0_1_115200 },
5042        {       /* RockForceD2 */
5043                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5044                PCI_VENDOR_ID_MAINPINE, 0x2200,
5045                0, 0, pbn_b0_2_115200 },
5046        {       /* RockForceF2 */
5047                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5048                PCI_VENDOR_ID_MAINPINE, 0x2300,
5049                0, 0, pbn_b0_2_115200 },
5050        {       /* RockForceD4 */
5051                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5052                PCI_VENDOR_ID_MAINPINE, 0x2400,
5053                0, 0, pbn_b0_4_115200 },
5054        {       /* RockForceF4 */
5055                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5056                PCI_VENDOR_ID_MAINPINE, 0x2500,
5057                0, 0, pbn_b0_4_115200 },
5058        {       /* RockForceD8 */
5059                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5060                PCI_VENDOR_ID_MAINPINE, 0x2600,
5061                0, 0, pbn_b0_8_115200 },
5062        {       /* RockForceF8 */
5063                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5064                PCI_VENDOR_ID_MAINPINE, 0x2700,
5065                0, 0, pbn_b0_8_115200 },
5066        {       /* IQ Express D1 */
5067                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5068                PCI_VENDOR_ID_MAINPINE, 0x3000,
5069                0, 0, pbn_b0_1_115200 },
5070        {       /* IQ Express F1 */
5071                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5072                PCI_VENDOR_ID_MAINPINE, 0x3100,
5073                0, 0, pbn_b0_1_115200 },
5074        {       /* IQ Express D2 */
5075                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5076                PCI_VENDOR_ID_MAINPINE, 0x3200,
5077                0, 0, pbn_b0_2_115200 },
5078        {       /* IQ Express F2 */
5079                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5080                PCI_VENDOR_ID_MAINPINE, 0x3300,
5081                0, 0, pbn_b0_2_115200 },
5082        {       /* IQ Express D4 */
5083                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5084                PCI_VENDOR_ID_MAINPINE, 0x3400,
5085                0, 0, pbn_b0_4_115200 },
5086        {       /* IQ Express F4 */
5087                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5088                PCI_VENDOR_ID_MAINPINE, 0x3500,
5089                0, 0, pbn_b0_4_115200 },
5090        {       /* IQ Express D8 */
5091                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5092                PCI_VENDOR_ID_MAINPINE, 0x3C00,
5093                0, 0, pbn_b0_8_115200 },
5094        {       /* IQ Express F8 */
5095                PCI_VENDOR_ID_MAINPINE, PCI_DEVICE_ID_MAINPINE_PBRIDGE,
5096                PCI_VENDOR_ID_MAINPINE, 0x3D00,
5097                0, 0, pbn_b0_8_115200 },
5098
5099
5100        /*
5101         * PA Semi PA6T-1682M on-chip UART
5102         */
5103        {       PCI_VENDOR_ID_PASEMI, 0xa004,
5104                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5105                pbn_pasemi_1682M },
5106
5107        /*
5108         * National Instruments
5109         */
5110        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI23216,
5111                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5112                pbn_b1_16_115200 },
5113        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI2328,
5114                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5115                pbn_b1_8_115200 },
5116        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI2324,
5117                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5118                pbn_b1_bt_4_115200 },
5119        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI2322,
5120                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5121                pbn_b1_bt_2_115200 },
5122        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI2324I,
5123                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5124                pbn_b1_bt_4_115200 },
5125        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI2322I,
5126                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5127                pbn_b1_bt_2_115200 },
5128        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8420_23216,
5129                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5130                pbn_b1_16_115200 },
5131        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8420_2328,
5132                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5133                pbn_b1_8_115200 },
5134        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8420_2324,
5135                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5136                pbn_b1_bt_4_115200 },
5137        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8420_2322,
5138                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5139                pbn_b1_bt_2_115200 },
5140        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8422_2324,
5141                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5142                pbn_b1_bt_4_115200 },
5143        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8422_2322,
5144                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5145                pbn_b1_bt_2_115200 },
5146        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8430_2322,
5147                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5148                pbn_ni8430_2 },
5149        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI8430_2322,
5150                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5151                pbn_ni8430_2 },
5152        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8430_2324,
5153                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5154                pbn_ni8430_4 },
5155        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI8430_2324,
5156                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5157                pbn_ni8430_4 },
5158        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8430_2328,
5159                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5160                pbn_ni8430_8 },
5161        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI8430_2328,
5162                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5163                pbn_ni8430_8 },
5164        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8430_23216,
5165                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5166                pbn_ni8430_16 },
5167        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI8430_23216,
5168                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5169                pbn_ni8430_16 },
5170        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8432_2322,
5171                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5172                pbn_ni8430_2 },
5173        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI8432_2322,
5174                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5175                pbn_ni8430_2 },
5176        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PXI8432_2324,
5177                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5178                pbn_ni8430_4 },
5179        {       PCI_VENDOR_ID_NI, PCI_DEVICE_ID_NI_PCI8432_2324,
5180                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5181                pbn_ni8430_4 },
5182
5183        /*
5184        * ADDI-DATA GmbH communication cards <info@addi-data.com>
5185        */
5186        {       PCI_VENDOR_ID_ADDIDATA,
5187                PCI_DEVICE_ID_ADDIDATA_APCI7500,
5188                PCI_ANY_ID,
5189                PCI_ANY_ID,
5190                0,
5191                0,
5192                pbn_b0_4_115200 },
5193
5194        {       PCI_VENDOR_ID_ADDIDATA,
5195                PCI_DEVICE_ID_ADDIDATA_APCI7420,
5196                PCI_ANY_ID,
5197                PCI_ANY_ID,
5198                0,
5199                0,
5200                pbn_b0_2_115200 },
5201
5202        {       PCI_VENDOR_ID_ADDIDATA,
5203                PCI_DEVICE_ID_ADDIDATA_APCI7300,
5204                PCI_ANY_ID,
5205                PCI_ANY_ID,
5206                0,
5207                0,
5208                pbn_b0_1_115200 },
5209
5210        {       PCI_VENDOR_ID_AMCC,
5211                PCI_DEVICE_ID_AMCC_ADDIDATA_APCI7800,
5212                PCI_ANY_ID,
5213                PCI_ANY_ID,
5214                0,
5215                0,
5216                pbn_b1_8_115200 },
5217
5218        {       PCI_VENDOR_ID_ADDIDATA,
5219                PCI_DEVICE_ID_ADDIDATA_APCI7500_2,
5220                PCI_ANY_ID,
5221                PCI_ANY_ID,
5222                0,
5223                0,
5224                pbn_b0_4_115200 },
5225
5226        {       PCI_VENDOR_ID_ADDIDATA,
5227                PCI_DEVICE_ID_ADDIDATA_APCI7420_2,
5228                PCI_ANY_ID,
5229                PCI_ANY_ID,
5230                0,
5231                0,
5232                pbn_b0_2_115200 },
5233
5234        {       PCI_VENDOR_ID_ADDIDATA,
5235                PCI_DEVICE_ID_ADDIDATA_APCI7300_2,
5236                PCI_ANY_ID,
5237                PCI_ANY_ID,
5238                0,
5239                0,
5240                pbn_b0_1_115200 },
5241
5242        {       PCI_VENDOR_ID_ADDIDATA,
5243                PCI_DEVICE_ID_ADDIDATA_APCI7500_3,
5244                PCI_ANY_ID,
5245                PCI_ANY_ID,
5246                0,
5247                0,
5248                pbn_b0_4_115200 },
5249
5250        {       PCI_VENDOR_ID_ADDIDATA,
5251                PCI_DEVICE_ID_ADDIDATA_APCI7420_3,
5252                PCI_ANY_ID,
5253                PCI_ANY_ID,
5254                0,
5255                0,
5256                pbn_b0_2_115200 },
5257
5258        {       PCI_VENDOR_ID_ADDIDATA,
5259                PCI_DEVICE_ID_ADDIDATA_APCI7300_3,
5260                PCI_ANY_ID,
5261                PCI_ANY_ID,
5262                0,
5263                0,
5264                pbn_b0_1_115200 },
5265
5266        {       PCI_VENDOR_ID_ADDIDATA,
5267                PCI_DEVICE_ID_ADDIDATA_APCI7800_3,
5268                PCI_ANY_ID,
5269                PCI_ANY_ID,
5270                0,
5271                0,
5272                pbn_b0_8_115200 },
5273
5274        {       PCI_VENDOR_ID_ADDIDATA,
5275                PCI_DEVICE_ID_ADDIDATA_APCIe7500,
5276                PCI_ANY_ID,
5277                PCI_ANY_ID,
5278                0,
5279                0,
5280                pbn_ADDIDATA_PCIe_4_3906250 },
5281
5282        {       PCI_VENDOR_ID_ADDIDATA,
5283                PCI_DEVICE_ID_ADDIDATA_APCIe7420,
5284                PCI_ANY_ID,
5285                PCI_ANY_ID,
5286                0,
5287                0,
5288                pbn_ADDIDATA_PCIe_2_3906250 },
5289
5290        {       PCI_VENDOR_ID_ADDIDATA,
5291                PCI_DEVICE_ID_ADDIDATA_APCIe7300,
5292                PCI_ANY_ID,
5293                PCI_ANY_ID,
5294                0,
5295                0,
5296                pbn_ADDIDATA_PCIe_1_3906250 },
5297
5298        {       PCI_VENDOR_ID_ADDIDATA,
5299                PCI_DEVICE_ID_ADDIDATA_APCIe7800,
5300                PCI_ANY_ID,
5301                PCI_ANY_ID,
5302                0,
5303                0,
5304                pbn_ADDIDATA_PCIe_8_3906250 },
5305
5306        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9835,
5307                PCI_VENDOR_ID_IBM, 0x0299,
5308                0, 0, pbn_b0_bt_2_115200 },
5309
5310        /*
5311         * other NetMos 9835 devices are most likely handled by the
5312         * parport_serial driver, check drivers/parport/parport_serial.c
5313         * before adding them here.
5314         */
5315
5316        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9901,
5317                0xA000, 0x1000,
5318                0, 0, pbn_b0_1_115200 },
5319
5320        /* the 9901 is a rebranded 9912 */
5321        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9912,
5322                0xA000, 0x1000,
5323                0, 0, pbn_b0_1_115200 },
5324
5325        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9922,
5326                0xA000, 0x1000,
5327                0, 0, pbn_b0_1_115200 },
5328
5329        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9904,
5330                0xA000, 0x1000,
5331                0, 0, pbn_b0_1_115200 },
5332
5333        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9900,
5334                0xA000, 0x1000,
5335                0, 0, pbn_b0_1_115200 },
5336
5337        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9900,
5338                0xA000, 0x3002,
5339                0, 0, pbn_NETMOS9900_2s_115200 },
5340
5341        /*
5342         * Best Connectivity and Rosewill PCI Multi I/O cards
5343         */
5344
5345        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9865,
5346                0xA000, 0x1000,
5347                0, 0, pbn_b0_1_115200 },
5348
5349        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9865,
5350                0xA000, 0x3002,
5351                0, 0, pbn_b0_bt_2_115200 },
5352
5353        {       PCI_VENDOR_ID_NETMOS, PCI_DEVICE_ID_NETMOS_9865,
5354                0xA000, 0x3004,
5355                0, 0, pbn_b0_bt_4_115200 },
5356        /* Intel CE4100 */
5357        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_CE4100_UART,
5358                PCI_ANY_ID,  PCI_ANY_ID, 0, 0,
5359                pbn_ce4100_1_115200 },
5360        /* Intel BayTrail */
5361        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_BYT_UART1,
5362                PCI_ANY_ID,  PCI_ANY_ID,
5363                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xff0000,
5364                pbn_byt },
5365        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_BYT_UART2,
5366                PCI_ANY_ID,  PCI_ANY_ID,
5367                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xff0000,
5368                pbn_byt },
5369        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_BSW_UART1,
5370                PCI_ANY_ID,  PCI_ANY_ID,
5371                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xff0000,
5372                pbn_byt },
5373        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_BSW_UART2,
5374                PCI_ANY_ID,  PCI_ANY_ID,
5375                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xff0000,
5376                pbn_byt },
5377
5378        /* Intel Broadwell */
5379        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_BDW_UART1,
5380                PCI_ANY_ID,  PCI_ANY_ID,
5381                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xff0000,
5382                pbn_byt },
5383        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_BDW_UART2,
5384                PCI_ANY_ID,  PCI_ANY_ID,
5385                PCI_CLASS_COMMUNICATION_SERIAL << 8, 0xff0000,
5386                pbn_byt },
5387
5388        /*
5389         * Intel Quark x1000
5390         */
5391        {       PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_QRK_UART,
5392                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5393                pbn_qrk },
5394        /*
5395         * Cronyx Omega PCI
5396         */
5397        {       PCI_VENDOR_ID_PLX, PCI_DEVICE_ID_PLX_CRONYX_OMEGA,
5398                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5399                pbn_omegapci },
5400
5401        /*
5402         * Broadcom TruManage
5403         */
5404        {       PCI_VENDOR_ID_BROADCOM, PCI_DEVICE_ID_BROADCOM_TRUMANAGE,
5405                PCI_ANY_ID, PCI_ANY_ID, 0, 0,
5406                pbn_brcm_trumanage },
5407
5408        /*
5409         * AgeStar as-prs2-009
5410         */
5411        {       PCI_VENDOR_ID_AGESTAR, PCI_DEVICE_ID_AGESTAR_9375,
5412                PCI_ANY_ID, PCI_ANY_ID,
5413                0, 0, pbn_b0_bt_2_115200 },
5414
5415        /*
5416         * WCH CH353 series devices: The 2S1P is handled by parport_serial
5417         * so not listed here.
5418         */
5419        {       PCI_VENDOR_ID_WCH, PCI_DEVICE_ID_WCH_CH353_4S,
5420                PCI_ANY_ID, PCI_ANY_ID,
5421                0, 0, pbn_b0_bt_4_115200 },
5422
5423        {       PCI_VENDOR_ID_WCH, PCI_DEVICE_ID_WCH_CH353_2S1PF,
5424                PCI_ANY_ID, PCI_ANY_ID,
5425                0, 0, pbn_b0_bt_2_115200 },
5426
5427        {       PCI_VENDOR_ID_WCH, PCI_DEVICE_ID_WCH_CH352_2S,
5428                PCI_ANY_ID, PCI_ANY_ID,
5429                0, 0, pbn_b0_bt_2_115200 },
5430
5431        {       PCIE_VENDOR_ID_WCH, PCIE_DEVICE_ID_WCH_CH382_2S,
5432                PCI_ANY_ID, PCI_ANY_ID,
5433                0, 0, pbn_wch382_2 },
5434
5435        {       PCIE_VENDOR_ID_WCH, PCIE_DEVICE_ID_WCH_CH384_4S,
5436                PCI_ANY_ID, PCI_ANY_ID,
5437                0, 0, pbn_wch384_4 },
5438
5439        /*
5440         * Commtech, Inc. Fastcom adapters
5441         */
5442        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_4222PCI335,
5443                PCI_ANY_ID, PCI_ANY_ID,
5444                0,
5445                0, pbn_b0_2_1152000_200 },
5446        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_4224PCI335,
5447                PCI_ANY_ID, PCI_ANY_ID,
5448                0,
5449                0, pbn_b0_4_1152000_200 },
5450        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_2324PCI335,
5451                PCI_ANY_ID, PCI_ANY_ID,
5452                0,
5453                0, pbn_b0_4_1152000_200 },
5454        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_2328PCI335,
5455                PCI_ANY_ID, PCI_ANY_ID,
5456                0,
5457                0, pbn_b0_8_1152000_200 },
5458        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_4222PCIE,
5459                PCI_ANY_ID, PCI_ANY_ID,
5460                0,
5461                0, pbn_exar_XR17V352 },
5462        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_4224PCIE,
5463                PCI_ANY_ID, PCI_ANY_ID,
5464                0,
5465                0, pbn_exar_XR17V354 },
5466        {       PCI_VENDOR_ID_COMMTECH, PCI_DEVICE_ID_COMMTECH_4228PCIE,
5467                PCI_ANY_ID, PCI_ANY_ID,
5468                0,
5469                0, pbn_exar_XR17V358 },
5470
5471        /* Fintek PCI serial cards */
5472        { PCI_DEVICE(0x1c29, 0x1104), .driver_data = pbn_fintek_4 },
5473        { PCI_DEVICE(0x1c29, 0x1108), .driver_data = pbn_fintek_8 },
5474        { PCI_DEVICE(0x1c29, 0x1112), .driver_data = pbn_fintek_12 },
5475
5476        /* MKS Tenta SCOM-080x serial cards */
5477        { PCI_DEVICE(0x1601, 0x0800), .driver_data = pbn_b0_4_1250000 },
5478        { PCI_DEVICE(0x1601, 0xa801), .driver_data = pbn_b0_4_1250000 },
5479
5480        /*
5481         * These entries match devices with class COMMUNICATION_SERIAL,
5482         * COMMUNICATION_MODEM or COMMUNICATION_MULTISERIAL
5483         */
5484        {       PCI_ANY_ID, PCI_ANY_ID,
5485                PCI_ANY_ID, PCI_ANY_ID,
5486                PCI_CLASS_COMMUNICATION_SERIAL << 8,
5487                0xffff00, pbn_default },
5488        {       PCI_ANY_ID, PCI_ANY_ID,
5489                PCI_ANY_ID, PCI_ANY_ID,
5490                PCI_CLASS_COMMUNICATION_MODEM << 8,
5491                0xffff00, pbn_default },
5492        {       PCI_ANY_ID, PCI_ANY_ID,
5493                PCI_ANY_ID, PCI_ANY_ID,
5494                PCI_CLASS_COMMUNICATION_MULTISERIAL << 8,
5495                0xffff00, pbn_default },
5496        { 0, }
5497};
5498
5499static pci_ers_result_t serial8250_io_error_detected(struct pci_dev *dev,
5500                                                pci_channel_state_t state)
5501{
5502        struct serial_private *priv = pci_get_drvdata(dev);
5503
5504        if (state == pci_channel_io_perm_failure)
5505                return PCI_ERS_RESULT_DISCONNECT;
5506
5507        if (priv)
5508                pciserial_suspend_ports(priv);
5509
5510        pci_disable_device(dev);
5511
5512        return PCI_ERS_RESULT_NEED_RESET;
5513}
5514
5515static pci_ers_result_t serial8250_io_slot_reset(struct pci_dev *dev)
5516{
5517        int rc;
5518
5519        rc = pci_enable_device(dev);
5520
5521        if (rc)
5522                return PCI_ERS_RESULT_DISCONNECT;
5523
5524        pci_restore_state(dev);
5525        pci_save_state(dev);
5526
5527        return PCI_ERS_RESULT_RECOVERED;
5528}
5529
5530static void serial8250_io_resume(struct pci_dev *dev)
5531{
5532        struct serial_private *priv = pci_get_drvdata(dev);
5533
5534        if (priv)
5535                pciserial_resume_ports(priv);
5536}
5537
5538static const struct pci_error_handlers serial8250_err_handler = {
5539        .error_detected = serial8250_io_error_detected,
5540        .slot_reset = serial8250_io_slot_reset,
5541        .resume = serial8250_io_resume,
5542};
5543
5544static struct pci_driver serial_pci_driver = {
5545        .name           = "serial",
5546        .probe          = pciserial_init_one,
5547        .remove         = pciserial_remove_one,
5548#ifdef CONFIG_PM
5549        .suspend        = pciserial_suspend_one,
5550        .resume         = pciserial_resume_one,
5551#endif
5552        .id_table       = serial_pci_tbl,
5553        .err_handler    = &serial8250_err_handler,
5554};
5555
5556module_pci_driver(serial_pci_driver);
5557
5558MODULE_LICENSE("GPL");
5559MODULE_DESCRIPTION("Generic 8250/16x50 PCI serial probe module");
5560MODULE_DEVICE_TABLE(pci, serial_pci_tbl);
Note: See TracBrowser for help on using the repository browser.