source: src/linux/universal/linux-4.4/drivers/gpu/drm/nouveau/nvkm/engine/device/base.c @ 31885

Last change on this file since 31885 was 31885, checked in by brainslayer, 3 months ago

update

File size: 59.7 KB
Line 
1/*
2 * Copyright 2012 Red Hat Inc.
3 *
4 * Permission is hereby granted, free of charge, to any person obtaining a
5 * copy of this software and associated documentation files (the "Software"),
6 * to deal in the Software without restriction, including without limitation
7 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8 * and/or sell copies of the Software, and to permit persons to whom the
9 * Software is furnished to do so, subject to the following conditions:
10 *
11 * The above copyright notice and this permission notice shall be included in
12 * all copies or substantial portions of the Software.
13 *
14 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
15 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
16 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
17 * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
18 * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
19 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
20 * OTHER DEALINGS IN THE SOFTWARE.
21 *
22 * Authors: Ben Skeggs
23 */
24#include "priv.h"
25#include "acpi.h"
26
27#include <core/notify.h>
28#include <core/option.h>
29
30#include <subdev/bios.h>
31
32static DEFINE_MUTEX(nv_devices_mutex);
33static LIST_HEAD(nv_devices);
34
35static struct nvkm_device *
36nvkm_device_find_locked(u64 handle)
37{
38        struct nvkm_device *device;
39        list_for_each_entry(device, &nv_devices, head) {
40                if (device->handle == handle)
41                        return device;
42        }
43        return NULL;
44}
45
46struct nvkm_device *
47nvkm_device_find(u64 handle)
48{
49        struct nvkm_device *device;
50        mutex_lock(&nv_devices_mutex);
51        device = nvkm_device_find_locked(handle);
52        mutex_unlock(&nv_devices_mutex);
53        return device;
54}
55
56int
57nvkm_device_list(u64 *name, int size)
58{
59        struct nvkm_device *device;
60        int nr = 0;
61        mutex_lock(&nv_devices_mutex);
62        list_for_each_entry(device, &nv_devices, head) {
63                if (nr++ < size)
64                        name[nr - 1] = device->handle;
65        }
66        mutex_unlock(&nv_devices_mutex);
67        return nr;
68}
69
70static const struct nvkm_device_chip
71null_chipset = {
72        .name = "NULL",
73        .bios = nvkm_bios_new,
74};
75
76static const struct nvkm_device_chip
77nv4_chipset = {
78        .name = "NV04",
79        .bios = nvkm_bios_new,
80        .bus = nv04_bus_new,
81        .clk = nv04_clk_new,
82        .devinit = nv04_devinit_new,
83        .fb = nv04_fb_new,
84        .i2c = nv04_i2c_new,
85        .imem = nv04_instmem_new,
86        .mc = nv04_mc_new,
87        .mmu = nv04_mmu_new,
88        .pci = nv04_pci_new,
89        .timer = nv04_timer_new,
90        .disp = nv04_disp_new,
91        .dma = nv04_dma_new,
92        .fifo = nv04_fifo_new,
93        .gr = nv04_gr_new,
94        .sw = nv04_sw_new,
95};
96
97static const struct nvkm_device_chip
98nv5_chipset = {
99        .name = "NV05",
100        .bios = nvkm_bios_new,
101        .bus = nv04_bus_new,
102        .clk = nv04_clk_new,
103        .devinit = nv05_devinit_new,
104        .fb = nv04_fb_new,
105        .i2c = nv04_i2c_new,
106        .imem = nv04_instmem_new,
107        .mc = nv04_mc_new,
108        .mmu = nv04_mmu_new,
109        .pci = nv04_pci_new,
110        .timer = nv04_timer_new,
111        .disp = nv04_disp_new,
112        .dma = nv04_dma_new,
113        .fifo = nv04_fifo_new,
114        .gr = nv04_gr_new,
115        .sw = nv04_sw_new,
116};
117
118static const struct nvkm_device_chip
119nv10_chipset = {
120        .name = "NV10",
121        .bios = nvkm_bios_new,
122        .bus = nv04_bus_new,
123        .clk = nv04_clk_new,
124        .devinit = nv10_devinit_new,
125        .fb = nv10_fb_new,
126        .gpio = nv10_gpio_new,
127        .i2c = nv04_i2c_new,
128        .imem = nv04_instmem_new,
129        .mc = nv04_mc_new,
130        .mmu = nv04_mmu_new,
131        .pci = nv04_pci_new,
132        .timer = nv04_timer_new,
133        .disp = nv04_disp_new,
134        .dma = nv04_dma_new,
135        .gr = nv10_gr_new,
136};
137
138static const struct nvkm_device_chip
139nv11_chipset = {
140        .name = "NV11",
141        .bios = nvkm_bios_new,
142        .bus = nv04_bus_new,
143        .clk = nv04_clk_new,
144        .devinit = nv10_devinit_new,
145        .fb = nv10_fb_new,
146        .gpio = nv10_gpio_new,
147        .i2c = nv04_i2c_new,
148        .imem = nv04_instmem_new,
149        .mc = nv04_mc_new,
150        .mmu = nv04_mmu_new,
151        .pci = nv04_pci_new,
152        .timer = nv04_timer_new,
153        .disp = nv04_disp_new,
154        .dma = nv04_dma_new,
155        .fifo = nv10_fifo_new,
156        .gr = nv15_gr_new,
157        .sw = nv10_sw_new,
158};
159
160static const struct nvkm_device_chip
161nv15_chipset = {
162        .name = "NV15",
163        .bios = nvkm_bios_new,
164        .bus = nv04_bus_new,
165        .clk = nv04_clk_new,
166        .devinit = nv10_devinit_new,
167        .fb = nv10_fb_new,
168        .gpio = nv10_gpio_new,
169        .i2c = nv04_i2c_new,
170        .imem = nv04_instmem_new,
171        .mc = nv04_mc_new,
172        .mmu = nv04_mmu_new,
173        .pci = nv04_pci_new,
174        .timer = nv04_timer_new,
175        .disp = nv04_disp_new,
176        .dma = nv04_dma_new,
177        .fifo = nv10_fifo_new,
178        .gr = nv15_gr_new,
179        .sw = nv10_sw_new,
180};
181
182static const struct nvkm_device_chip
183nv17_chipset = {
184        .name = "NV17",
185        .bios = nvkm_bios_new,
186        .bus = nv04_bus_new,
187        .clk = nv04_clk_new,
188        .devinit = nv10_devinit_new,
189        .fb = nv10_fb_new,
190        .gpio = nv10_gpio_new,
191        .i2c = nv04_i2c_new,
192        .imem = nv04_instmem_new,
193        .mc = nv04_mc_new,
194        .mmu = nv04_mmu_new,
195        .pci = nv04_pci_new,
196        .timer = nv04_timer_new,
197        .disp = nv04_disp_new,
198        .dma = nv04_dma_new,
199        .fifo = nv17_fifo_new,
200        .gr = nv17_gr_new,
201        .sw = nv10_sw_new,
202};
203
204static const struct nvkm_device_chip
205nv18_chipset = {
206        .name = "NV18",
207        .bios = nvkm_bios_new,
208        .bus = nv04_bus_new,
209        .clk = nv04_clk_new,
210        .devinit = nv10_devinit_new,
211        .fb = nv10_fb_new,
212        .gpio = nv10_gpio_new,
213        .i2c = nv04_i2c_new,
214        .imem = nv04_instmem_new,
215        .mc = nv04_mc_new,
216        .mmu = nv04_mmu_new,
217        .pci = nv04_pci_new,
218        .timer = nv04_timer_new,
219        .disp = nv04_disp_new,
220        .dma = nv04_dma_new,
221        .fifo = nv17_fifo_new,
222        .gr = nv17_gr_new,
223        .sw = nv10_sw_new,
224};
225
226static const struct nvkm_device_chip
227nv1a_chipset = {
228        .name = "nForce",
229        .bios = nvkm_bios_new,
230        .bus = nv04_bus_new,
231        .clk = nv04_clk_new,
232        .devinit = nv1a_devinit_new,
233        .fb = nv1a_fb_new,
234        .gpio = nv10_gpio_new,
235        .i2c = nv04_i2c_new,
236        .imem = nv04_instmem_new,
237        .mc = nv04_mc_new,
238        .mmu = nv04_mmu_new,
239        .pci = nv04_pci_new,
240        .timer = nv04_timer_new,
241        .disp = nv04_disp_new,
242        .dma = nv04_dma_new,
243        .fifo = nv10_fifo_new,
244        .gr = nv15_gr_new,
245        .sw = nv10_sw_new,
246};
247
248static const struct nvkm_device_chip
249nv1f_chipset = {
250        .name = "nForce2",
251        .bios = nvkm_bios_new,
252        .bus = nv04_bus_new,
253        .clk = nv04_clk_new,
254        .devinit = nv1a_devinit_new,
255        .fb = nv1a_fb_new,
256        .gpio = nv10_gpio_new,
257        .i2c = nv04_i2c_new,
258        .imem = nv04_instmem_new,
259        .mc = nv04_mc_new,
260        .mmu = nv04_mmu_new,
261        .pci = nv04_pci_new,
262        .timer = nv04_timer_new,
263        .disp = nv04_disp_new,
264        .dma = nv04_dma_new,
265        .fifo = nv17_fifo_new,
266        .gr = nv17_gr_new,
267        .sw = nv10_sw_new,
268};
269
270static const struct nvkm_device_chip
271nv20_chipset = {
272        .name = "NV20",
273        .bios = nvkm_bios_new,
274        .bus = nv04_bus_new,
275        .clk = nv04_clk_new,
276        .devinit = nv20_devinit_new,
277        .fb = nv20_fb_new,
278        .gpio = nv10_gpio_new,
279        .i2c = nv04_i2c_new,
280        .imem = nv04_instmem_new,
281        .mc = nv04_mc_new,
282        .mmu = nv04_mmu_new,
283        .pci = nv04_pci_new,
284        .timer = nv04_timer_new,
285        .disp = nv04_disp_new,
286        .dma = nv04_dma_new,
287        .fifo = nv17_fifo_new,
288        .gr = nv20_gr_new,
289        .sw = nv10_sw_new,
290};
291
292static const struct nvkm_device_chip
293nv25_chipset = {
294        .name = "NV25",
295        .bios = nvkm_bios_new,
296        .bus = nv04_bus_new,
297        .clk = nv04_clk_new,
298        .devinit = nv20_devinit_new,
299        .fb = nv25_fb_new,
300        .gpio = nv10_gpio_new,
301        .i2c = nv04_i2c_new,
302        .imem = nv04_instmem_new,
303        .mc = nv04_mc_new,
304        .mmu = nv04_mmu_new,
305        .pci = nv04_pci_new,
306        .timer = nv04_timer_new,
307        .disp = nv04_disp_new,
308        .dma = nv04_dma_new,
309        .fifo = nv17_fifo_new,
310        .gr = nv25_gr_new,
311        .sw = nv10_sw_new,
312};
313
314static const struct nvkm_device_chip
315nv28_chipset = {
316        .name = "NV28",
317        .bios = nvkm_bios_new,
318        .bus = nv04_bus_new,
319        .clk = nv04_clk_new,
320        .devinit = nv20_devinit_new,
321        .fb = nv25_fb_new,
322        .gpio = nv10_gpio_new,
323        .i2c = nv04_i2c_new,
324        .imem = nv04_instmem_new,
325        .mc = nv04_mc_new,
326        .mmu = nv04_mmu_new,
327        .pci = nv04_pci_new,
328        .timer = nv04_timer_new,
329        .disp = nv04_disp_new,
330        .dma = nv04_dma_new,
331        .fifo = nv17_fifo_new,
332        .gr = nv25_gr_new,
333        .sw = nv10_sw_new,
334};
335
336static const struct nvkm_device_chip
337nv2a_chipset = {
338        .name = "NV2A",
339        .bios = nvkm_bios_new,
340        .bus = nv04_bus_new,
341        .clk = nv04_clk_new,
342        .devinit = nv20_devinit_new,
343        .fb = nv25_fb_new,
344        .gpio = nv10_gpio_new,
345        .i2c = nv04_i2c_new,
346        .imem = nv04_instmem_new,
347        .mc = nv04_mc_new,
348        .mmu = nv04_mmu_new,
349        .pci = nv04_pci_new,
350        .timer = nv04_timer_new,
351        .disp = nv04_disp_new,
352        .dma = nv04_dma_new,
353        .fifo = nv17_fifo_new,
354        .gr = nv2a_gr_new,
355        .sw = nv10_sw_new,
356};
357
358static const struct nvkm_device_chip
359nv30_chipset = {
360        .name = "NV30",
361        .bios = nvkm_bios_new,
362        .bus = nv04_bus_new,
363        .clk = nv04_clk_new,
364        .devinit = nv20_devinit_new,
365        .fb = nv30_fb_new,
366        .gpio = nv10_gpio_new,
367        .i2c = nv04_i2c_new,
368        .imem = nv04_instmem_new,
369        .mc = nv04_mc_new,
370        .mmu = nv04_mmu_new,
371        .pci = nv04_pci_new,
372        .timer = nv04_timer_new,
373        .disp = nv04_disp_new,
374        .dma = nv04_dma_new,
375        .fifo = nv17_fifo_new,
376        .gr = nv30_gr_new,
377        .sw = nv10_sw_new,
378};
379
380static const struct nvkm_device_chip
381nv31_chipset = {
382        .name = "NV31",
383        .bios = nvkm_bios_new,
384        .bus = nv31_bus_new,
385        .clk = nv04_clk_new,
386        .devinit = nv20_devinit_new,
387        .fb = nv30_fb_new,
388        .gpio = nv10_gpio_new,
389        .i2c = nv04_i2c_new,
390        .imem = nv04_instmem_new,
391        .mc = nv04_mc_new,
392        .mmu = nv04_mmu_new,
393        .pci = nv04_pci_new,
394        .timer = nv04_timer_new,
395        .disp = nv04_disp_new,
396        .dma = nv04_dma_new,
397        .fifo = nv17_fifo_new,
398        .gr = nv30_gr_new,
399        .mpeg = nv31_mpeg_new,
400        .sw = nv10_sw_new,
401};
402
403static const struct nvkm_device_chip
404nv34_chipset = {
405        .name = "NV34",
406        .bios = nvkm_bios_new,
407        .bus = nv31_bus_new,
408        .clk = nv04_clk_new,
409        .devinit = nv10_devinit_new,
410        .fb = nv10_fb_new,
411        .gpio = nv10_gpio_new,
412        .i2c = nv04_i2c_new,
413        .imem = nv04_instmem_new,
414        .mc = nv04_mc_new,
415        .mmu = nv04_mmu_new,
416        .pci = nv04_pci_new,
417        .timer = nv04_timer_new,
418        .disp = nv04_disp_new,
419        .dma = nv04_dma_new,
420        .fifo = nv17_fifo_new,
421        .gr = nv34_gr_new,
422        .mpeg = nv31_mpeg_new,
423        .sw = nv10_sw_new,
424};
425
426static const struct nvkm_device_chip
427nv35_chipset = {
428        .name = "NV35",
429        .bios = nvkm_bios_new,
430        .bus = nv04_bus_new,
431        .clk = nv04_clk_new,
432        .devinit = nv20_devinit_new,
433        .fb = nv35_fb_new,
434        .gpio = nv10_gpio_new,
435        .i2c = nv04_i2c_new,
436        .imem = nv04_instmem_new,
437        .mc = nv04_mc_new,
438        .mmu = nv04_mmu_new,
439        .pci = nv04_pci_new,
440        .timer = nv04_timer_new,
441        .disp = nv04_disp_new,
442        .dma = nv04_dma_new,
443        .fifo = nv17_fifo_new,
444        .gr = nv35_gr_new,
445        .sw = nv10_sw_new,
446};
447
448static const struct nvkm_device_chip
449nv36_chipset = {
450        .name = "NV36",
451        .bios = nvkm_bios_new,
452        .bus = nv31_bus_new,
453        .clk = nv04_clk_new,
454        .devinit = nv20_devinit_new,
455        .fb = nv36_fb_new,
456        .gpio = nv10_gpio_new,
457        .i2c = nv04_i2c_new,
458        .imem = nv04_instmem_new,
459        .mc = nv04_mc_new,
460        .mmu = nv04_mmu_new,
461        .pci = nv04_pci_new,
462        .timer = nv04_timer_new,
463        .disp = nv04_disp_new,
464        .dma = nv04_dma_new,
465        .fifo = nv17_fifo_new,
466        .gr = nv35_gr_new,
467        .mpeg = nv31_mpeg_new,
468        .sw = nv10_sw_new,
469};
470
471static const struct nvkm_device_chip
472nv40_chipset = {
473        .name = "NV40",
474        .bios = nvkm_bios_new,
475        .bus = nv31_bus_new,
476        .clk = nv40_clk_new,
477        .devinit = nv1a_devinit_new,
478        .fb = nv40_fb_new,
479        .gpio = nv10_gpio_new,
480        .i2c = nv04_i2c_new,
481        .imem = nv40_instmem_new,
482        .mc = nv04_mc_new,
483        .mmu = nv04_mmu_new,
484        .pci = nv40_pci_new,
485        .therm = nv40_therm_new,
486        .timer = nv40_timer_new,
487        .volt = nv40_volt_new,
488        .disp = nv04_disp_new,
489        .dma = nv04_dma_new,
490        .fifo = nv40_fifo_new,
491        .gr = nv40_gr_new,
492        .mpeg = nv40_mpeg_new,
493        .pm = nv40_pm_new,
494        .sw = nv10_sw_new,
495};
496
497static const struct nvkm_device_chip
498nv41_chipset = {
499        .name = "NV41",
500        .bios = nvkm_bios_new,
501        .bus = nv31_bus_new,
502        .clk = nv40_clk_new,
503        .devinit = nv1a_devinit_new,
504        .fb = nv41_fb_new,
505        .gpio = nv10_gpio_new,
506        .i2c = nv04_i2c_new,
507        .imem = nv40_instmem_new,
508        .mc = nv04_mc_new,
509        .mmu = nv41_mmu_new,
510        .pci = nv40_pci_new,
511        .therm = nv40_therm_new,
512        .timer = nv41_timer_new,
513        .volt = nv40_volt_new,
514        .disp = nv04_disp_new,
515        .dma = nv04_dma_new,
516        .fifo = nv40_fifo_new,
517        .gr = nv40_gr_new,
518        .mpeg = nv40_mpeg_new,
519        .pm = nv40_pm_new,
520        .sw = nv10_sw_new,
521};
522
523static const struct nvkm_device_chip
524nv42_chipset = {
525        .name = "NV42",
526        .bios = nvkm_bios_new,
527        .bus = nv31_bus_new,
528        .clk = nv40_clk_new,
529        .devinit = nv1a_devinit_new,
530        .fb = nv41_fb_new,
531        .gpio = nv10_gpio_new,
532        .i2c = nv04_i2c_new,
533        .imem = nv40_instmem_new,
534        .mc = nv04_mc_new,
535        .mmu = nv41_mmu_new,
536        .pci = nv40_pci_new,
537        .therm = nv40_therm_new,
538        .timer = nv41_timer_new,
539        .volt = nv40_volt_new,
540        .disp = nv04_disp_new,
541        .dma = nv04_dma_new,
542        .fifo = nv40_fifo_new,
543        .gr = nv40_gr_new,
544        .mpeg = nv40_mpeg_new,
545        .pm = nv40_pm_new,
546        .sw = nv10_sw_new,
547};
548
549static const struct nvkm_device_chip
550nv43_chipset = {
551        .name = "NV43",
552        .bios = nvkm_bios_new,
553        .bus = nv31_bus_new,
554        .clk = nv40_clk_new,
555        .devinit = nv1a_devinit_new,
556        .fb = nv41_fb_new,
557        .gpio = nv10_gpio_new,
558        .i2c = nv04_i2c_new,
559        .imem = nv40_instmem_new,
560        .mc = nv04_mc_new,
561        .mmu = nv41_mmu_new,
562        .pci = nv40_pci_new,
563        .therm = nv40_therm_new,
564        .timer = nv41_timer_new,
565        .volt = nv40_volt_new,
566        .disp = nv04_disp_new,
567        .dma = nv04_dma_new,
568        .fifo = nv40_fifo_new,
569        .gr = nv40_gr_new,
570        .mpeg = nv40_mpeg_new,
571        .pm = nv40_pm_new,
572        .sw = nv10_sw_new,
573};
574
575static const struct nvkm_device_chip
576nv44_chipset = {
577        .name = "NV44",
578        .bios = nvkm_bios_new,
579        .bus = nv31_bus_new,
580        .clk = nv40_clk_new,
581        .devinit = nv1a_devinit_new,
582        .fb = nv44_fb_new,
583        .gpio = nv10_gpio_new,
584        .i2c = nv04_i2c_new,
585        .imem = nv40_instmem_new,
586        .mc = nv44_mc_new,
587        .mmu = nv44_mmu_new,
588        .pci = nv40_pci_new,
589        .therm = nv40_therm_new,
590        .timer = nv41_timer_new,
591        .volt = nv40_volt_new,
592        .disp = nv04_disp_new,
593        .dma = nv04_dma_new,
594        .fifo = nv40_fifo_new,
595        .gr = nv44_gr_new,
596        .mpeg = nv44_mpeg_new,
597        .pm = nv40_pm_new,
598        .sw = nv10_sw_new,
599};
600
601static const struct nvkm_device_chip
602nv45_chipset = {
603        .name = "NV45",
604        .bios = nvkm_bios_new,
605        .bus = nv31_bus_new,
606        .clk = nv40_clk_new,
607        .devinit = nv1a_devinit_new,
608        .fb = nv40_fb_new,
609        .gpio = nv10_gpio_new,
610        .i2c = nv04_i2c_new,
611        .imem = nv40_instmem_new,
612        .mc = nv04_mc_new,
613        .mmu = nv04_mmu_new,
614        .pci = nv40_pci_new,
615        .therm = nv40_therm_new,
616        .timer = nv41_timer_new,
617        .volt = nv40_volt_new,
618        .disp = nv04_disp_new,
619        .dma = nv04_dma_new,
620        .fifo = nv40_fifo_new,
621        .gr = nv40_gr_new,
622        .mpeg = nv44_mpeg_new,
623        .pm = nv40_pm_new,
624        .sw = nv10_sw_new,
625};
626
627static const struct nvkm_device_chip
628nv46_chipset = {
629        .name = "G72",
630        .bios = nvkm_bios_new,
631        .bus = nv31_bus_new,
632        .clk = nv40_clk_new,
633        .devinit = nv1a_devinit_new,
634        .fb = nv46_fb_new,
635        .gpio = nv10_gpio_new,
636        .i2c = nv04_i2c_new,
637        .imem = nv40_instmem_new,
638        .mc = nv44_mc_new,
639        .mmu = nv44_mmu_new,
640        .pci = nv46_pci_new,
641        .therm = nv40_therm_new,
642        .timer = nv41_timer_new,
643        .volt = nv40_volt_new,
644        .disp = nv04_disp_new,
645        .dma = nv04_dma_new,
646        .fifo = nv40_fifo_new,
647        .gr = nv44_gr_new,
648        .mpeg = nv44_mpeg_new,
649        .pm = nv40_pm_new,
650        .sw = nv10_sw_new,
651};
652
653static const struct nvkm_device_chip
654nv47_chipset = {
655        .name = "G70",
656        .bios = nvkm_bios_new,
657        .bus = nv31_bus_new,
658        .clk = nv40_clk_new,
659        .devinit = nv1a_devinit_new,
660        .fb = nv47_fb_new,
661        .gpio = nv10_gpio_new,
662        .i2c = nv04_i2c_new,
663        .imem = nv40_instmem_new,
664        .mc = nv04_mc_new,
665        .mmu = nv41_mmu_new,
666        .pci = nv40_pci_new,
667        .therm = nv40_therm_new,
668        .timer = nv41_timer_new,
669        .volt = nv40_volt_new,
670        .disp = nv04_disp_new,
671        .dma = nv04_dma_new,
672        .fifo = nv40_fifo_new,
673        .gr = nv40_gr_new,
674        .mpeg = nv44_mpeg_new,
675        .pm = nv40_pm_new,
676        .sw = nv10_sw_new,
677};
678
679static const struct nvkm_device_chip
680nv49_chipset = {
681        .name = "G71",
682        .bios = nvkm_bios_new,
683        .bus = nv31_bus_new,
684        .clk = nv40_clk_new,
685        .devinit = nv1a_devinit_new,
686        .fb = nv49_fb_new,
687        .gpio = nv10_gpio_new,
688        .i2c = nv04_i2c_new,
689        .imem = nv40_instmem_new,
690        .mc = nv04_mc_new,
691        .mmu = nv41_mmu_new,
692        .pci = nv40_pci_new,
693        .therm = nv40_therm_new,
694        .timer = nv41_timer_new,
695        .volt = nv40_volt_new,
696        .disp = nv04_disp_new,
697        .dma = nv04_dma_new,
698        .fifo = nv40_fifo_new,
699        .gr = nv40_gr_new,
700        .mpeg = nv44_mpeg_new,
701        .pm = nv40_pm_new,
702        .sw = nv10_sw_new,
703};
704
705static const struct nvkm_device_chip
706nv4a_chipset = {
707        .name = "NV44A",
708        .bios = nvkm_bios_new,
709        .bus = nv31_bus_new,
710        .clk = nv40_clk_new,
711        .devinit = nv1a_devinit_new,
712        .fb = nv44_fb_new,
713        .gpio = nv10_gpio_new,
714        .i2c = nv04_i2c_new,
715        .imem = nv40_instmem_new,
716        .mc = nv44_mc_new,
717        .mmu = nv04_mmu_new,
718        .pci = nv40_pci_new,
719        .therm = nv40_therm_new,
720        .timer = nv41_timer_new,
721        .volt = nv40_volt_new,
722        .disp = nv04_disp_new,
723        .dma = nv04_dma_new,
724        .fifo = nv40_fifo_new,
725        .gr = nv44_gr_new,
726        .mpeg = nv44_mpeg_new,
727        .pm = nv40_pm_new,
728        .sw = nv10_sw_new,
729};
730
731static const struct nvkm_device_chip
732nv4b_chipset = {
733        .name = "G73",
734        .bios = nvkm_bios_new,
735        .bus = nv31_bus_new,
736        .clk = nv40_clk_new,
737        .devinit = nv1a_devinit_new,
738        .fb = nv49_fb_new,
739        .gpio = nv10_gpio_new,
740        .i2c = nv04_i2c_new,
741        .imem = nv40_instmem_new,
742        .mc = nv04_mc_new,
743        .mmu = nv41_mmu_new,
744        .pci = nv40_pci_new,
745        .therm = nv40_therm_new,
746        .timer = nv41_timer_new,
747        .volt = nv40_volt_new,
748        .disp = nv04_disp_new,
749        .dma = nv04_dma_new,
750        .fifo = nv40_fifo_new,
751        .gr = nv40_gr_new,
752        .mpeg = nv44_mpeg_new,
753        .pm = nv40_pm_new,
754        .sw = nv10_sw_new,
755};
756
757static const struct nvkm_device_chip
758nv4c_chipset = {
759        .name = "C61",
760        .bios = nvkm_bios_new,
761        .bus = nv31_bus_new,
762        .clk = nv40_clk_new,
763        .devinit = nv1a_devinit_new,
764        .fb = nv46_fb_new,
765        .gpio = nv10_gpio_new,
766        .i2c = nv04_i2c_new,
767        .imem = nv40_instmem_new,
768        .mc = nv44_mc_new,
769        .mmu = nv44_mmu_new,
770        .pci = nv4c_pci_new,
771        .therm = nv40_therm_new,
772        .timer = nv41_timer_new,
773        .volt = nv40_volt_new,
774        .disp = nv04_disp_new,
775        .dma = nv04_dma_new,
776        .fifo = nv40_fifo_new,
777        .gr = nv44_gr_new,
778        .mpeg = nv44_mpeg_new,
779        .pm = nv40_pm_new,
780        .sw = nv10_sw_new,
781};
782
783static const struct nvkm_device_chip
784nv4e_chipset = {
785        .name = "C51",
786        .bios = nvkm_bios_new,
787        .bus = nv31_bus_new,
788        .clk = nv40_clk_new,
789        .devinit = nv1a_devinit_new,
790        .fb = nv4e_fb_new,
791        .gpio = nv10_gpio_new,
792        .i2c = nv4e_i2c_new,
793        .imem = nv40_instmem_new,
794        .mc = nv44_mc_new,
795        .mmu = nv44_mmu_new,
796        .pci = nv4c_pci_new,
797        .therm = nv40_therm_new,
798        .timer = nv41_timer_new,
799        .volt = nv40_volt_new,
800        .disp = nv04_disp_new,
801        .dma = nv04_dma_new,
802        .fifo = nv40_fifo_new,
803        .gr = nv44_gr_new,
804        .mpeg = nv44_mpeg_new,
805        .pm = nv40_pm_new,
806        .sw = nv10_sw_new,
807};
808
809static const struct nvkm_device_chip
810nv50_chipset = {
811        .name = "G80",
812        .bar = nv50_bar_new,
813        .bios = nvkm_bios_new,
814        .bus = nv50_bus_new,
815        .clk = nv50_clk_new,
816        .devinit = nv50_devinit_new,
817        .fb = nv50_fb_new,
818        .fuse = nv50_fuse_new,
819        .gpio = nv50_gpio_new,
820        .i2c = nv50_i2c_new,
821        .imem = nv50_instmem_new,
822        .mc = nv50_mc_new,
823        .mmu = nv50_mmu_new,
824        .mxm = nv50_mxm_new,
825        .pci = nv46_pci_new,
826        .therm = nv50_therm_new,
827        .timer = nv41_timer_new,
828        .volt = nv40_volt_new,
829        .disp = nv50_disp_new,
830        .dma = nv50_dma_new,
831        .fifo = nv50_fifo_new,
832        .gr = nv50_gr_new,
833        .mpeg = nv50_mpeg_new,
834        .pm = nv50_pm_new,
835        .sw = nv50_sw_new,
836};
837
838static const struct nvkm_device_chip
839nv63_chipset = {
840        .name = "C73",
841        .bios = nvkm_bios_new,
842        .bus = nv31_bus_new,
843        .clk = nv40_clk_new,
844        .devinit = nv1a_devinit_new,
845        .fb = nv46_fb_new,
846        .gpio = nv10_gpio_new,
847        .i2c = nv04_i2c_new,
848        .imem = nv40_instmem_new,
849        .mc = nv44_mc_new,
850        .mmu = nv44_mmu_new,
851        .pci = nv4c_pci_new,
852        .therm = nv40_therm_new,
853        .timer = nv41_timer_new,
854        .volt = nv40_volt_new,
855        .disp = nv04_disp_new,
856        .dma = nv04_dma_new,
857        .fifo = nv40_fifo_new,
858        .gr = nv44_gr_new,
859        .mpeg = nv44_mpeg_new,
860        .pm = nv40_pm_new,
861        .sw = nv10_sw_new,
862};
863
864static const struct nvkm_device_chip
865nv67_chipset = {
866        .name = "C67",
867        .bios = nvkm_bios_new,
868        .bus = nv31_bus_new,
869        .clk = nv40_clk_new,
870        .devinit = nv1a_devinit_new,
871        .fb = nv46_fb_new,
872        .gpio = nv10_gpio_new,
873        .i2c = nv04_i2c_new,
874        .imem = nv40_instmem_new,
875        .mc = nv44_mc_new,
876        .mmu = nv44_mmu_new,
877        .pci = nv4c_pci_new,
878        .therm = nv40_therm_new,
879        .timer = nv41_timer_new,
880        .volt = nv40_volt_new,
881        .disp = nv04_disp_new,
882        .dma = nv04_dma_new,
883        .fifo = nv40_fifo_new,
884        .gr = nv44_gr_new,
885        .mpeg = nv44_mpeg_new,
886        .pm = nv40_pm_new,
887        .sw = nv10_sw_new,
888};
889
890static const struct nvkm_device_chip
891nv68_chipset = {
892        .name = "C68",
893        .bios = nvkm_bios_new,
894        .bus = nv31_bus_new,
895        .clk = nv40_clk_new,
896        .devinit = nv1a_devinit_new,
897        .fb = nv46_fb_new,
898        .gpio = nv10_gpio_new,
899        .i2c = nv04_i2c_new,
900        .imem = nv40_instmem_new,
901        .mc = nv44_mc_new,
902        .mmu = nv44_mmu_new,
903        .pci = nv4c_pci_new,
904        .therm = nv40_therm_new,
905        .timer = nv41_timer_new,
906        .volt = nv40_volt_new,
907        .disp = nv04_disp_new,
908        .dma = nv04_dma_new,
909        .fifo = nv40_fifo_new,
910        .gr = nv44_gr_new,
911        .mpeg = nv44_mpeg_new,
912        .pm = nv40_pm_new,
913        .sw = nv10_sw_new,
914};
915
916static const struct nvkm_device_chip
917nv84_chipset = {
918        .name = "G84",
919        .bar = g84_bar_new,
920        .bios = nvkm_bios_new,
921        .bus = nv50_bus_new,
922        .clk = g84_clk_new,
923        .devinit = g84_devinit_new,
924        .fb = g84_fb_new,
925        .fuse = nv50_fuse_new,
926        .gpio = nv50_gpio_new,
927        .i2c = nv50_i2c_new,
928        .imem = nv50_instmem_new,
929        .mc = nv50_mc_new,
930        .mmu = nv50_mmu_new,
931        .mxm = nv50_mxm_new,
932        .pci = g84_pci_new,
933        .therm = g84_therm_new,
934        .timer = nv41_timer_new,
935        .volt = nv40_volt_new,
936        .bsp = g84_bsp_new,
937        .cipher = g84_cipher_new,
938        .disp = g84_disp_new,
939        .dma = nv50_dma_new,
940        .fifo = g84_fifo_new,
941        .gr = g84_gr_new,
942        .mpeg = g84_mpeg_new,
943        .pm = g84_pm_new,
944        .sw = nv50_sw_new,
945        .vp = g84_vp_new,
946};
947
948static const struct nvkm_device_chip
949nv86_chipset = {
950        .name = "G86",
951        .bar = g84_bar_new,
952        .bios = nvkm_bios_new,
953        .bus = nv50_bus_new,
954        .clk = g84_clk_new,
955        .devinit = g84_devinit_new,
956        .fb = g84_fb_new,
957        .fuse = nv50_fuse_new,
958        .gpio = nv50_gpio_new,
959        .i2c = nv50_i2c_new,
960        .imem = nv50_instmem_new,
961        .mc = nv50_mc_new,
962        .mmu = nv50_mmu_new,
963        .mxm = nv50_mxm_new,
964        .pci = g84_pci_new,
965        .therm = g84_therm_new,
966        .timer = nv41_timer_new,
967        .volt = nv40_volt_new,
968        .bsp = g84_bsp_new,
969        .cipher = g84_cipher_new,
970        .disp = g84_disp_new,
971        .dma = nv50_dma_new,
972        .fifo = g84_fifo_new,
973        .gr = g84_gr_new,
974        .mpeg = g84_mpeg_new,
975        .pm = g84_pm_new,
976        .sw = nv50_sw_new,
977        .vp = g84_vp_new,
978};
979
980static const struct nvkm_device_chip
981nv92_chipset = {
982        .name = "G92",
983        .bar = g84_bar_new,
984        .bios = nvkm_bios_new,
985        .bus = nv50_bus_new,
986        .clk = g84_clk_new,
987        .devinit = g84_devinit_new,
988        .fb = g84_fb_new,
989        .fuse = nv50_fuse_new,
990        .gpio = nv50_gpio_new,
991        .i2c = nv50_i2c_new,
992        .imem = nv50_instmem_new,
993        .mc = nv50_mc_new,
994        .mmu = nv50_mmu_new,
995        .mxm = nv50_mxm_new,
996        .pci = g84_pci_new,
997        .therm = g84_therm_new,
998        .timer = nv41_timer_new,
999        .volt = nv40_volt_new,
1000        .bsp = g84_bsp_new,
1001        .cipher = g84_cipher_new,
1002        .disp = g84_disp_new,
1003        .dma = nv50_dma_new,
1004        .fifo = g84_fifo_new,
1005        .gr = g84_gr_new,
1006        .mpeg = g84_mpeg_new,
1007        .pm = g84_pm_new,
1008        .sw = nv50_sw_new,
1009        .vp = g84_vp_new,
1010};
1011
1012static const struct nvkm_device_chip
1013nv94_chipset = {
1014        .name = "G94",
1015        .bar = g84_bar_new,
1016        .bios = nvkm_bios_new,
1017        .bus = g94_bus_new,
1018        .clk = g84_clk_new,
1019        .devinit = g84_devinit_new,
1020        .fb = g84_fb_new,
1021        .fuse = nv50_fuse_new,
1022        .gpio = g94_gpio_new,
1023        .i2c = g94_i2c_new,
1024        .imem = nv50_instmem_new,
1025        .mc = nv50_mc_new,
1026        .mmu = nv50_mmu_new,
1027        .mxm = nv50_mxm_new,
1028        .pci = g94_pci_new,
1029        .therm = g84_therm_new,
1030        .timer = nv41_timer_new,
1031        .volt = nv40_volt_new,
1032        .bsp = g84_bsp_new,
1033        .cipher = g84_cipher_new,
1034        .disp = g94_disp_new,
1035        .dma = nv50_dma_new,
1036        .fifo = g84_fifo_new,
1037        .gr = g84_gr_new,
1038        .mpeg = g84_mpeg_new,
1039        .pm = g84_pm_new,
1040        .sw = nv50_sw_new,
1041        .vp = g84_vp_new,
1042};
1043
1044static const struct nvkm_device_chip
1045nv96_chipset = {
1046        .name = "G96",
1047        .bar = g84_bar_new,
1048        .bios = nvkm_bios_new,
1049        .bus = g94_bus_new,
1050        .clk = g84_clk_new,
1051        .devinit = g84_devinit_new,
1052        .fb = g84_fb_new,
1053        .fuse = nv50_fuse_new,
1054        .gpio = g94_gpio_new,
1055        .i2c = g94_i2c_new,
1056        .imem = nv50_instmem_new,
1057        .mc = nv50_mc_new,
1058        .mmu = nv50_mmu_new,
1059        .mxm = nv50_mxm_new,
1060        .pci = g94_pci_new,
1061        .therm = g84_therm_new,
1062        .timer = nv41_timer_new,
1063        .volt = nv40_volt_new,
1064        .bsp = g84_bsp_new,
1065        .cipher = g84_cipher_new,
1066        .disp = g94_disp_new,
1067        .dma = nv50_dma_new,
1068        .fifo = g84_fifo_new,
1069        .gr = g84_gr_new,
1070        .mpeg = g84_mpeg_new,
1071        .pm = g84_pm_new,
1072        .sw = nv50_sw_new,
1073        .vp = g84_vp_new,
1074};
1075
1076static const struct nvkm_device_chip
1077nv98_chipset = {
1078        .name = "G98",
1079        .bar = g84_bar_new,
1080        .bios = nvkm_bios_new,
1081        .bus = g94_bus_new,
1082        .clk = g84_clk_new,
1083        .devinit = g98_devinit_new,
1084        .fb = g84_fb_new,
1085        .fuse = nv50_fuse_new,
1086        .gpio = g94_gpio_new,
1087        .i2c = g94_i2c_new,
1088        .imem = nv50_instmem_new,
1089        .mc = g98_mc_new,
1090        .mmu = nv50_mmu_new,
1091        .mxm = nv50_mxm_new,
1092        .pci = g94_pci_new,
1093        .therm = g84_therm_new,
1094        .timer = nv41_timer_new,
1095        .volt = nv40_volt_new,
1096        .disp = g94_disp_new,
1097        .dma = nv50_dma_new,
1098        .fifo = g84_fifo_new,
1099        .gr = g84_gr_new,
1100        .mspdec = g98_mspdec_new,
1101        .msppp = g98_msppp_new,
1102        .msvld = g98_msvld_new,
1103        .pm = g84_pm_new,
1104        .sec = g98_sec_new,
1105        .sw = nv50_sw_new,
1106};
1107
1108static const struct nvkm_device_chip
1109nva0_chipset = {
1110        .name = "GT200",
1111        .bar = g84_bar_new,
1112        .bios = nvkm_bios_new,
1113        .bus = g94_bus_new,
1114        .clk = g84_clk_new,
1115        .devinit = g84_devinit_new,
1116        .fb = g84_fb_new,
1117        .fuse = nv50_fuse_new,
1118        .gpio = g94_gpio_new,
1119        .i2c = nv50_i2c_new,
1120        .imem = nv50_instmem_new,
1121        .mc = g98_mc_new,
1122        .mmu = nv50_mmu_new,
1123        .mxm = nv50_mxm_new,
1124        .pci = g94_pci_new,
1125        .therm = g84_therm_new,
1126        .timer = nv41_timer_new,
1127        .volt = nv40_volt_new,
1128        .bsp = g84_bsp_new,
1129        .cipher = g84_cipher_new,
1130        .disp = gt200_disp_new,
1131        .dma = nv50_dma_new,
1132        .fifo = g84_fifo_new,
1133        .gr = gt200_gr_new,
1134        .mpeg = g84_mpeg_new,
1135        .pm = gt200_pm_new,
1136        .sw = nv50_sw_new,
1137        .vp = g84_vp_new,
1138};
1139
1140static const struct nvkm_device_chip
1141nva3_chipset = {
1142        .name = "GT215",
1143        .bar = g84_bar_new,
1144        .bios = nvkm_bios_new,
1145        .bus = g94_bus_new,
1146        .clk = gt215_clk_new,
1147        .devinit = gt215_devinit_new,
1148        .fb = gt215_fb_new,
1149        .fuse = nv50_fuse_new,
1150        .gpio = g94_gpio_new,
1151        .i2c = g94_i2c_new,
1152        .imem = nv50_instmem_new,
1153        .mc = g98_mc_new,
1154        .mmu = nv50_mmu_new,
1155        .mxm = nv50_mxm_new,
1156        .pci = g94_pci_new,
1157        .pmu = gt215_pmu_new,
1158        .therm = gt215_therm_new,
1159        .timer = nv41_timer_new,
1160        .volt = nv40_volt_new,
1161        .ce[0] = gt215_ce_new,
1162        .disp = gt215_disp_new,
1163        .dma = nv50_dma_new,
1164        .fifo = g84_fifo_new,
1165        .gr = gt215_gr_new,
1166        .mpeg = g84_mpeg_new,
1167        .mspdec = gt215_mspdec_new,
1168        .msppp = gt215_msppp_new,
1169        .msvld = gt215_msvld_new,
1170        .pm = gt215_pm_new,
1171        .sw = nv50_sw_new,
1172};
1173
1174static const struct nvkm_device_chip
1175nva5_chipset = {
1176        .name = "GT216",
1177        .bar = g84_bar_new,
1178        .bios = nvkm_bios_new,
1179        .bus = g94_bus_new,
1180        .clk = gt215_clk_new,
1181        .devinit = gt215_devinit_new,
1182        .fb = gt215_fb_new,
1183        .fuse = nv50_fuse_new,
1184        .gpio = g94_gpio_new,
1185        .i2c = g94_i2c_new,
1186        .imem = nv50_instmem_new,
1187        .mc = g98_mc_new,
1188        .mmu = nv50_mmu_new,
1189        .mxm = nv50_mxm_new,
1190        .pci = g94_pci_new,
1191        .pmu = gt215_pmu_new,
1192        .therm = gt215_therm_new,
1193        .timer = nv41_timer_new,
1194        .volt = nv40_volt_new,
1195        .ce[0] = gt215_ce_new,
1196        .disp = gt215_disp_new,
1197        .dma = nv50_dma_new,
1198        .fifo = g84_fifo_new,
1199        .gr = gt215_gr_new,
1200        .mspdec = gt215_mspdec_new,
1201        .msppp = gt215_msppp_new,
1202        .msvld = gt215_msvld_new,
1203        .pm = gt215_pm_new,
1204        .sw = nv50_sw_new,
1205};
1206
1207static const struct nvkm_device_chip
1208nva8_chipset = {
1209        .name = "GT218",
1210        .bar = g84_bar_new,
1211        .bios = nvkm_bios_new,
1212        .bus = g94_bus_new,
1213        .clk = gt215_clk_new,
1214        .devinit = gt215_devinit_new,
1215        .fb = gt215_fb_new,
1216        .fuse = nv50_fuse_new,
1217        .gpio = g94_gpio_new,
1218        .i2c = g94_i2c_new,
1219        .imem = nv50_instmem_new,
1220        .mc = g98_mc_new,
1221        .mmu = nv50_mmu_new,
1222        .mxm = nv50_mxm_new,
1223        .pci = g94_pci_new,
1224        .pmu = gt215_pmu_new,
1225        .therm = gt215_therm_new,
1226        .timer = nv41_timer_new,
1227        .volt = nv40_volt_new,
1228        .ce[0] = gt215_ce_new,
1229        .disp = gt215_disp_new,
1230        .dma = nv50_dma_new,
1231        .fifo = g84_fifo_new,
1232        .gr = gt215_gr_new,
1233        .mspdec = gt215_mspdec_new,
1234        .msppp = gt215_msppp_new,
1235        .msvld = gt215_msvld_new,
1236        .pm = gt215_pm_new,
1237        .sw = nv50_sw_new,
1238};
1239
1240static const struct nvkm_device_chip
1241nvaa_chipset = {
1242        .name = "MCP77/MCP78",
1243        .bar = g84_bar_new,
1244        .bios = nvkm_bios_new,
1245        .bus = g94_bus_new,
1246        .clk = mcp77_clk_new,
1247        .devinit = g98_devinit_new,
1248        .fb = mcp77_fb_new,
1249        .fuse = nv50_fuse_new,
1250        .gpio = g94_gpio_new,
1251        .i2c = g94_i2c_new,
1252        .imem = nv50_instmem_new,
1253        .mc = g98_mc_new,
1254        .mmu = nv50_mmu_new,
1255        .mxm = nv50_mxm_new,
1256        .pci = g94_pci_new,
1257        .therm = g84_therm_new,
1258        .timer = nv41_timer_new,
1259        .volt = nv40_volt_new,
1260        .disp = g94_disp_new,
1261        .dma = nv50_dma_new,
1262        .fifo = g84_fifo_new,
1263        .gr = gt200_gr_new,
1264        .mspdec = g98_mspdec_new,
1265        .msppp = g98_msppp_new,
1266        .msvld = g98_msvld_new,
1267        .pm = g84_pm_new,
1268        .sec = g98_sec_new,
1269        .sw = nv50_sw_new,
1270};
1271
1272static const struct nvkm_device_chip
1273nvac_chipset = {
1274        .name = "MCP79/MCP7A",
1275        .bar = g84_bar_new,
1276        .bios = nvkm_bios_new,
1277        .bus = g94_bus_new,
1278        .clk = mcp77_clk_new,
1279        .devinit = g98_devinit_new,
1280        .fb = mcp77_fb_new,
1281        .fuse = nv50_fuse_new,
1282        .gpio = g94_gpio_new,
1283        .i2c = g94_i2c_new,
1284        .imem = nv50_instmem_new,
1285        .mc = g98_mc_new,
1286        .mmu = nv50_mmu_new,
1287        .mxm = nv50_mxm_new,
1288        .pci = g94_pci_new,
1289        .therm = g84_therm_new,
1290        .timer = nv41_timer_new,
1291        .volt = nv40_volt_new,
1292        .disp = g94_disp_new,
1293        .dma = nv50_dma_new,
1294        .fifo = g84_fifo_new,
1295        .gr = mcp79_gr_new,
1296        .mspdec = g98_mspdec_new,
1297        .msppp = g98_msppp_new,
1298        .msvld = g98_msvld_new,
1299        .pm = g84_pm_new,
1300        .sec = g98_sec_new,
1301        .sw = nv50_sw_new,
1302};
1303
1304static const struct nvkm_device_chip
1305nvaf_chipset = {
1306        .name = "MCP89",
1307        .bar = g84_bar_new,
1308        .bios = nvkm_bios_new,
1309        .bus = g94_bus_new,
1310        .clk = gt215_clk_new,
1311        .devinit = mcp89_devinit_new,
1312        .fb = mcp89_fb_new,
1313        .fuse = nv50_fuse_new,
1314        .gpio = g94_gpio_new,
1315        .i2c = g94_i2c_new,
1316        .imem = nv50_instmem_new,
1317        .mc = g98_mc_new,
1318        .mmu = nv50_mmu_new,
1319        .mxm = nv50_mxm_new,
1320        .pci = g94_pci_new,
1321        .pmu = gt215_pmu_new,
1322        .therm = gt215_therm_new,
1323        .timer = nv41_timer_new,
1324        .volt = nv40_volt_new,
1325        .ce[0] = gt215_ce_new,
1326        .disp = gt215_disp_new,
1327        .dma = nv50_dma_new,
1328        .fifo = g84_fifo_new,
1329        .gr = mcp89_gr_new,
1330        .mspdec = gt215_mspdec_new,
1331        .msppp = gt215_msppp_new,
1332        .msvld = mcp89_msvld_new,
1333        .pm = gt215_pm_new,
1334        .sw = nv50_sw_new,
1335};
1336
1337static const struct nvkm_device_chip
1338nvc0_chipset = {
1339        .name = "GF100",
1340        .bar = gf100_bar_new,
1341        .bios = nvkm_bios_new,
1342        .bus = gf100_bus_new,
1343        .clk = gf100_clk_new,
1344        .devinit = gf100_devinit_new,
1345        .fb = gf100_fb_new,
1346        .fuse = gf100_fuse_new,
1347        .gpio = g94_gpio_new,
1348        .i2c = g94_i2c_new,
1349        .ibus = gf100_ibus_new,
1350        .imem = nv50_instmem_new,
1351        .ltc = gf100_ltc_new,
1352        .mc = gf100_mc_new,
1353        .mmu = gf100_mmu_new,
1354        .mxm = nv50_mxm_new,
1355        .pci = gf100_pci_new,
1356        .pmu = gf100_pmu_new,
1357        .therm = gt215_therm_new,
1358        .timer = nv41_timer_new,
1359        .volt = nv40_volt_new,
1360        .ce[0] = gf100_ce_new,
1361        .ce[1] = gf100_ce_new,
1362        .disp = gt215_disp_new,
1363        .dma = gf100_dma_new,
1364        .fifo = gf100_fifo_new,
1365        .gr = gf100_gr_new,
1366        .mspdec = gf100_mspdec_new,
1367        .msppp = gf100_msppp_new,
1368        .msvld = gf100_msvld_new,
1369        .pm = gf100_pm_new,
1370        .sw = gf100_sw_new,
1371};
1372
1373static const struct nvkm_device_chip
1374nvc1_chipset = {
1375        .name = "GF108",
1376        .bar = gf100_bar_new,
1377        .bios = nvkm_bios_new,
1378        .bus = gf100_bus_new,
1379        .clk = gf100_clk_new,
1380        .devinit = gf100_devinit_new,
1381        .fb = gf100_fb_new,
1382        .fuse = gf100_fuse_new,
1383        .gpio = g94_gpio_new,
1384        .i2c = g94_i2c_new,
1385        .ibus = gf100_ibus_new,
1386        .imem = nv50_instmem_new,
1387        .ltc = gf100_ltc_new,
1388        .mc = gf100_mc_new,
1389        .mmu = gf100_mmu_new,
1390        .mxm = nv50_mxm_new,
1391        .pci = g94_pci_new,
1392        .pmu = gf100_pmu_new,
1393        .therm = gt215_therm_new,
1394        .timer = nv41_timer_new,
1395        .volt = nv40_volt_new,
1396        .ce[0] = gf100_ce_new,
1397        .disp = gt215_disp_new,
1398        .dma = gf100_dma_new,
1399        .fifo = gf100_fifo_new,
1400        .gr = gf108_gr_new,
1401        .mspdec = gf100_mspdec_new,
1402        .msppp = gf100_msppp_new,
1403        .msvld = gf100_msvld_new,
1404        .pm = gf108_pm_new,
1405        .sw = gf100_sw_new,
1406};
1407
1408static const struct nvkm_device_chip
1409nvc3_chipset = {
1410        .name = "GF106",
1411        .bar = gf100_bar_new,
1412        .bios = nvkm_bios_new,
1413        .bus = gf100_bus_new,
1414        .clk = gf100_clk_new,
1415        .devinit = gf100_devinit_new,
1416        .fb = gf100_fb_new,
1417        .fuse = gf100_fuse_new,
1418        .gpio = g94_gpio_new,
1419        .i2c = g94_i2c_new,
1420        .ibus = gf100_ibus_new,
1421        .imem = nv50_instmem_new,
1422        .ltc = gf100_ltc_new,
1423        .mc = gf100_mc_new,
1424        .mmu = gf100_mmu_new,
1425        .mxm = nv50_mxm_new,
1426        .pci = g94_pci_new,
1427        .pmu = gf100_pmu_new,
1428        .therm = gt215_therm_new,
1429        .timer = nv41_timer_new,
1430        .volt = nv40_volt_new,
1431        .ce[0] = gf100_ce_new,
1432        .disp = gt215_disp_new,
1433        .dma = gf100_dma_new,
1434        .fifo = gf100_fifo_new,
1435        .gr = gf104_gr_new,
1436        .mspdec = gf100_mspdec_new,
1437        .msppp = gf100_msppp_new,
1438        .msvld = gf100_msvld_new,
1439        .pm = gf100_pm_new,
1440        .sw = gf100_sw_new,
1441};
1442
1443static const struct nvkm_device_chip
1444nvc4_chipset = {
1445        .name = "GF104",
1446        .bar = gf100_bar_new,
1447        .bios = nvkm_bios_new,
1448        .bus = gf100_bus_new,
1449        .clk = gf100_clk_new,
1450        .devinit = gf100_devinit_new,
1451        .fb = gf100_fb_new,
1452        .fuse = gf100_fuse_new,
1453        .gpio = g94_gpio_new,
1454        .i2c = g94_i2c_new,
1455        .ibus = gf100_ibus_new,
1456        .imem = nv50_instmem_new,
1457        .ltc = gf100_ltc_new,
1458        .mc = gf100_mc_new,
1459        .mmu = gf100_mmu_new,
1460        .mxm = nv50_mxm_new,
1461        .pci = gf100_pci_new,
1462        .pmu = gf100_pmu_new,
1463        .therm = gt215_therm_new,
1464        .timer = nv41_timer_new,
1465        .volt = nv40_volt_new,
1466        .ce[0] = gf100_ce_new,
1467        .ce[1] = gf100_ce_new,
1468        .disp = gt215_disp_new,
1469        .dma = gf100_dma_new,
1470        .fifo = gf100_fifo_new,
1471        .gr = gf104_gr_new,
1472        .mspdec = gf100_mspdec_new,
1473        .msppp = gf100_msppp_new,
1474        .msvld = gf100_msvld_new,
1475        .pm = gf100_pm_new,
1476        .sw = gf100_sw_new,
1477};
1478
1479static const struct nvkm_device_chip
1480nvc8_chipset = {
1481        .name = "GF110",
1482        .bar = gf100_bar_new,
1483        .bios = nvkm_bios_new,
1484        .bus = gf100_bus_new,
1485        .clk = gf100_clk_new,
1486        .devinit = gf100_devinit_new,
1487        .fb = gf100_fb_new,
1488        .fuse = gf100_fuse_new,
1489        .gpio = g94_gpio_new,
1490        .i2c = g94_i2c_new,
1491        .ibus = gf100_ibus_new,
1492        .imem = nv50_instmem_new,
1493        .ltc = gf100_ltc_new,
1494        .mc = gf100_mc_new,
1495        .mmu = gf100_mmu_new,
1496        .mxm = nv50_mxm_new,
1497        .pci = gf100_pci_new,
1498        .pmu = gf100_pmu_new,
1499        .therm = gt215_therm_new,
1500        .timer = nv41_timer_new,
1501        .volt = nv40_volt_new,
1502        .ce[0] = gf100_ce_new,
1503        .ce[1] = gf100_ce_new,
1504        .disp = gt215_disp_new,
1505        .dma = gf100_dma_new,
1506        .fifo = gf100_fifo_new,
1507        .gr = gf110_gr_new,
1508        .mspdec = gf100_mspdec_new,
1509        .msppp = gf100_msppp_new,
1510        .msvld = gf100_msvld_new,
1511        .pm = gf100_pm_new,
1512        .sw = gf100_sw_new,
1513};
1514
1515static const struct nvkm_device_chip
1516nvce_chipset = {
1517        .name = "GF114",
1518        .bar = gf100_bar_new,
1519        .bios = nvkm_bios_new,
1520        .bus = gf100_bus_new,
1521        .clk = gf100_clk_new,
1522        .devinit = gf100_devinit_new,
1523        .fb = gf100_fb_new,
1524        .fuse = gf100_fuse_new,
1525        .gpio = g94_gpio_new,
1526        .i2c = g94_i2c_new,
1527        .ibus = gf100_ibus_new,
1528        .imem = nv50_instmem_new,
1529        .ltc = gf100_ltc_new,
1530        .mc = gf100_mc_new,
1531        .mmu = gf100_mmu_new,
1532        .mxm = nv50_mxm_new,
1533        .pci = gf100_pci_new,
1534        .pmu = gf100_pmu_new,
1535        .therm = gt215_therm_new,
1536        .timer = nv41_timer_new,
1537        .volt = nv40_volt_new,
1538        .ce[0] = gf100_ce_new,
1539        .ce[1] = gf100_ce_new,
1540        .disp = gt215_disp_new,
1541        .dma = gf100_dma_new,
1542        .fifo = gf100_fifo_new,
1543        .gr = gf104_gr_new,
1544        .mspdec = gf100_mspdec_new,
1545        .msppp = gf100_msppp_new,
1546        .msvld = gf100_msvld_new,
1547        .pm = gf100_pm_new,
1548        .sw = gf100_sw_new,
1549};
1550
1551static const struct nvkm_device_chip
1552nvcf_chipset = {
1553        .name = "GF116",
1554        .bar = gf100_bar_new,
1555        .bios = nvkm_bios_new,
1556        .bus = gf100_bus_new,
1557        .clk = gf100_clk_new,
1558        .devinit = gf100_devinit_new,
1559        .fb = gf100_fb_new,
1560        .fuse = gf100_fuse_new,
1561        .gpio = g94_gpio_new,
1562        .i2c = g94_i2c_new,
1563        .ibus = gf100_ibus_new,
1564        .imem = nv50_instmem_new,
1565        .ltc = gf100_ltc_new,
1566        .mc = gf100_mc_new,
1567        .mmu = gf100_mmu_new,
1568        .mxm = nv50_mxm_new,
1569        .pci = g94_pci_new,
1570        .pmu = gf100_pmu_new,
1571        .therm = gt215_therm_new,
1572        .timer = nv41_timer_new,
1573        .volt = nv40_volt_new,
1574        .ce[0] = gf100_ce_new,
1575        .disp = gt215_disp_new,
1576        .dma = gf100_dma_new,
1577        .fifo = gf100_fifo_new,
1578        .gr = gf104_gr_new,
1579        .mspdec = gf100_mspdec_new,
1580        .msppp = gf100_msppp_new,
1581        .msvld = gf100_msvld_new,
1582        .pm = gf100_pm_new,
1583        .sw = gf100_sw_new,
1584};
1585
1586static const struct nvkm_device_chip
1587nvd7_chipset = {
1588        .name = "GF117",
1589        .bar = gf100_bar_new,
1590        .bios = nvkm_bios_new,
1591        .bus = gf100_bus_new,
1592        .clk = gf100_clk_new,
1593        .devinit = gf100_devinit_new,
1594        .fb = gf100_fb_new,
1595        .fuse = gf100_fuse_new,
1596        .gpio = gf119_gpio_new,
1597        .i2c = gf117_i2c_new,
1598        .ibus = gf117_ibus_new,
1599        .imem = nv50_instmem_new,
1600        .ltc = gf100_ltc_new,
1601        .mc = gf100_mc_new,
1602        .mmu = gf100_mmu_new,
1603        .mxm = nv50_mxm_new,
1604        .pci = g94_pci_new,
1605        .therm = gf119_therm_new,
1606        .timer = nv41_timer_new,
1607        .ce[0] = gf100_ce_new,
1608        .disp = gf119_disp_new,
1609        .dma = gf119_dma_new,
1610        .fifo = gf100_fifo_new,
1611        .gr = gf117_gr_new,
1612        .mspdec = gf100_mspdec_new,
1613        .msppp = gf100_msppp_new,
1614        .msvld = gf100_msvld_new,
1615        .pm = gf117_pm_new,
1616        .sw = gf100_sw_new,
1617};
1618
1619static const struct nvkm_device_chip
1620nvd9_chipset = {
1621        .name = "GF119",
1622        .bar = gf100_bar_new,
1623        .bios = nvkm_bios_new,
1624        .bus = gf100_bus_new,
1625        .clk = gf100_clk_new,
1626        .devinit = gf100_devinit_new,
1627        .fb = gf100_fb_new,
1628        .fuse = gf100_fuse_new,
1629        .gpio = gf119_gpio_new,
1630        .i2c = gf119_i2c_new,
1631        .ibus = gf117_ibus_new,
1632        .imem = nv50_instmem_new,
1633        .ltc = gf100_ltc_new,
1634        .mc = gf100_mc_new,
1635        .mmu = gf100_mmu_new,
1636        .mxm = nv50_mxm_new,
1637        .pci = g94_pci_new,
1638        .pmu = gf119_pmu_new,
1639        .therm = gf119_therm_new,
1640        .timer = nv41_timer_new,
1641        .volt = nv40_volt_new,
1642        .ce[0] = gf100_ce_new,
1643        .disp = gf119_disp_new,
1644        .dma = gf119_dma_new,
1645        .fifo = gf100_fifo_new,
1646        .gr = gf119_gr_new,
1647        .mspdec = gf100_mspdec_new,
1648        .msppp = gf100_msppp_new,
1649        .msvld = gf100_msvld_new,
1650        .pm = gf117_pm_new,
1651        .sw = gf100_sw_new,
1652};
1653
1654static const struct nvkm_device_chip
1655nve4_chipset = {
1656        .name = "GK104",
1657        .bar = gf100_bar_new,
1658        .bios = nvkm_bios_new,
1659        .bus = gf100_bus_new,
1660        .clk = gk104_clk_new,
1661        .devinit = gf100_devinit_new,
1662        .fb = gk104_fb_new,
1663        .fuse = gf100_fuse_new,
1664        .gpio = gk104_gpio_new,
1665        .i2c = gk104_i2c_new,
1666        .ibus = gk104_ibus_new,
1667        .imem = nv50_instmem_new,
1668        .ltc = gk104_ltc_new,
1669        .mc = gf100_mc_new,
1670        .mmu = gf100_mmu_new,
1671        .mxm = nv50_mxm_new,
1672        .pci = g94_pci_new,
1673        .pmu = gk104_pmu_new,
1674        .therm = gf119_therm_new,
1675        .timer = nv41_timer_new,
1676        .volt = gk104_volt_new,
1677        .ce[0] = gk104_ce_new,
1678        .ce[1] = gk104_ce_new,
1679        .ce[2] = gk104_ce_new,
1680        .disp = gk104_disp_new,
1681        .dma = gf119_dma_new,
1682        .fifo = gk104_fifo_new,
1683        .gr = gk104_gr_new,
1684        .mspdec = gk104_mspdec_new,
1685        .msppp = gf100_msppp_new,
1686        .msvld = gk104_msvld_new,
1687        .pm = gk104_pm_new,
1688        .sw = gf100_sw_new,
1689};
1690
1691static const struct nvkm_device_chip
1692nve6_chipset = {
1693        .name = "GK106",
1694        .bar = gf100_bar_new,
1695        .bios = nvkm_bios_new,
1696        .bus = gf100_bus_new,
1697        .clk = gk104_clk_new,
1698        .devinit = gf100_devinit_new,
1699        .fb = gk104_fb_new,
1700        .fuse = gf100_fuse_new,
1701        .gpio = gk104_gpio_new,
1702        .i2c = gk104_i2c_new,
1703        .ibus = gk104_ibus_new,
1704        .imem = nv50_instmem_new,
1705        .ltc = gk104_ltc_new,
1706        .mc = gf100_mc_new,
1707        .mmu = gf100_mmu_new,
1708        .mxm = nv50_mxm_new,
1709        .pci = g94_pci_new,
1710        .pmu = gk104_pmu_new,
1711        .therm = gf119_therm_new,
1712        .timer = nv41_timer_new,
1713        .volt = gk104_volt_new,
1714        .ce[0] = gk104_ce_new,
1715        .ce[1] = gk104_ce_new,
1716        .ce[2] = gk104_ce_new,
1717        .disp = gk104_disp_new,
1718        .dma = gf119_dma_new,
1719        .fifo = gk104_fifo_new,
1720        .gr = gk104_gr_new,
1721        .mspdec = gk104_mspdec_new,
1722        .msppp = gf100_msppp_new,
1723        .msvld = gk104_msvld_new,
1724        .pm = gk104_pm_new,
1725        .sw = gf100_sw_new,
1726};
1727
1728static const struct nvkm_device_chip
1729nve7_chipset = {
1730        .name = "GK107",
1731        .bar = gf100_bar_new,
1732        .bios = nvkm_bios_new,
1733        .bus = gf100_bus_new,
1734        .clk = gk104_clk_new,
1735        .devinit = gf100_devinit_new,
1736        .fb = gk104_fb_new,
1737        .fuse = gf100_fuse_new,
1738        .gpio = gk104_gpio_new,
1739        .i2c = gk104_i2c_new,
1740        .ibus = gk104_ibus_new,
1741        .imem = nv50_instmem_new,
1742        .ltc = gk104_ltc_new,
1743        .mc = gf100_mc_new,
1744        .mmu = gf100_mmu_new,
1745        .mxm = nv50_mxm_new,
1746        .pci = g94_pci_new,
1747        .pmu = gk104_pmu_new,
1748        .therm = gf119_therm_new,
1749        .timer = nv41_timer_new,
1750        .volt = gk104_volt_new,
1751        .ce[0] = gk104_ce_new,
1752        .ce[1] = gk104_ce_new,
1753        .ce[2] = gk104_ce_new,
1754        .disp = gk104_disp_new,
1755        .dma = gf119_dma_new,
1756        .fifo = gk104_fifo_new,
1757        .gr = gk104_gr_new,
1758        .mspdec = gk104_mspdec_new,
1759        .msppp = gf100_msppp_new,
1760        .msvld = gk104_msvld_new,
1761        .pm = gk104_pm_new,
1762        .sw = gf100_sw_new,
1763};
1764
1765static const struct nvkm_device_chip
1766nvea_chipset = {
1767        .name = "GK20A",
1768        .bar = gk20a_bar_new,
1769        .bus = gf100_bus_new,
1770        .clk = gk20a_clk_new,
1771        .fb = gk20a_fb_new,
1772        .fuse = gf100_fuse_new,
1773        .ibus = gk20a_ibus_new,
1774        .imem = gk20a_instmem_new,
1775        .ltc = gk104_ltc_new,
1776        .mc = gk20a_mc_new,
1777        .mmu = gf100_mmu_new,
1778        .pmu = gk20a_pmu_new,
1779        .timer = gk20a_timer_new,
1780        .volt = gk20a_volt_new,
1781        .ce[2] = gk104_ce_new,
1782        .dma = gf119_dma_new,
1783        .fifo = gk20a_fifo_new,
1784        .gr = gk20a_gr_new,
1785        .pm = gk104_pm_new,
1786        .sw = gf100_sw_new,
1787};
1788
1789static const struct nvkm_device_chip
1790nvf0_chipset = {
1791        .name = "GK110",
1792        .bar = gf100_bar_new,
1793        .bios = nvkm_bios_new,
1794        .bus = gf100_bus_new,
1795        .clk = gk104_clk_new,
1796        .devinit = gf100_devinit_new,
1797        .fb = gk104_fb_new,
1798        .fuse = gf100_fuse_new,
1799        .gpio = gk104_gpio_new,
1800        .i2c = gk104_i2c_new,
1801        .ibus = gk104_ibus_new,
1802        .imem = nv50_instmem_new,
1803        .ltc = gk104_ltc_new,
1804        .mc = gf100_mc_new,
1805        .mmu = gf100_mmu_new,
1806        .mxm = nv50_mxm_new,
1807        .pci = g94_pci_new,
1808        .pmu = gk110_pmu_new,
1809        .therm = gf119_therm_new,
1810        .timer = nv41_timer_new,
1811        .volt = gk104_volt_new,
1812        .ce[0] = gk104_ce_new,
1813        .ce[1] = gk104_ce_new,
1814        .ce[2] = gk104_ce_new,
1815        .disp = gk110_disp_new,
1816        .dma = gf119_dma_new,
1817        .fifo = gk104_fifo_new,
1818        .gr = gk110_gr_new,
1819        .mspdec = gk104_mspdec_new,
1820        .msppp = gf100_msppp_new,
1821        .msvld = gk104_msvld_new,
1822        .sw = gf100_sw_new,
1823};
1824
1825static const struct nvkm_device_chip
1826nvf1_chipset = {
1827        .name = "GK110B",
1828        .bar = gf100_bar_new,
1829        .bios = nvkm_bios_new,
1830        .bus = gf100_bus_new,
1831        .clk = gk104_clk_new,
1832        .devinit = gf100_devinit_new,
1833        .fb = gk104_fb_new,
1834        .fuse = gf100_fuse_new,
1835        .gpio = gk104_gpio_new,
1836        .i2c = gk104_i2c_new,
1837        .ibus = gk104_ibus_new,
1838        .imem = nv50_instmem_new,
1839        .ltc = gk104_ltc_new,
1840        .mc = gf100_mc_new,
1841        .mmu = gf100_mmu_new,
1842        .mxm = nv50_mxm_new,
1843        .pci = g94_pci_new,
1844        .pmu = gk110_pmu_new,
1845        .therm = gf119_therm_new,
1846        .timer = nv41_timer_new,
1847        .volt = gk104_volt_new,
1848        .ce[0] = gk104_ce_new,
1849        .ce[1] = gk104_ce_new,
1850        .ce[2] = gk104_ce_new,
1851        .disp = gk110_disp_new,
1852        .dma = gf119_dma_new,
1853        .fifo = gk104_fifo_new,
1854        .gr = gk110b_gr_new,
1855        .mspdec = gk104_mspdec_new,
1856        .msppp = gf100_msppp_new,
1857        .msvld = gk104_msvld_new,
1858        .sw = gf100_sw_new,
1859};
1860
1861static const struct nvkm_device_chip
1862nv106_chipset = {
1863        .name = "GK208B",
1864        .bar = gf100_bar_new,
1865        .bios = nvkm_bios_new,
1866        .bus = gf100_bus_new,
1867        .clk = gk104_clk_new,
1868        .devinit = gf100_devinit_new,
1869        .fb = gk104_fb_new,
1870        .fuse = gf100_fuse_new,
1871        .gpio = gk104_gpio_new,
1872        .i2c = gk104_i2c_new,
1873        .ibus = gk104_ibus_new,
1874        .imem = nv50_instmem_new,
1875        .ltc = gk104_ltc_new,
1876        .mc = gk20a_mc_new,
1877        .mmu = gf100_mmu_new,
1878        .mxm = nv50_mxm_new,
1879        .pci = g94_pci_new,
1880        .pmu = gk208_pmu_new,
1881        .therm = gf119_therm_new,
1882        .timer = nv41_timer_new,
1883        .volt = gk104_volt_new,
1884        .ce[0] = gk104_ce_new,
1885        .ce[1] = gk104_ce_new,
1886        .ce[2] = gk104_ce_new,
1887        .disp = gk110_disp_new,
1888        .dma = gf119_dma_new,
1889        .fifo = gk208_fifo_new,
1890        .gr = gk208_gr_new,
1891        .mspdec = gk104_mspdec_new,
1892        .msppp = gf100_msppp_new,
1893        .msvld = gk104_msvld_new,
1894        .sw = gf100_sw_new,
1895};
1896
1897static const struct nvkm_device_chip
1898nv108_chipset = {
1899        .name = "GK208",
1900        .bar = gf100_bar_new,
1901        .bios = nvkm_bios_new,
1902        .bus = gf100_bus_new,
1903        .clk = gk104_clk_new,
1904        .devinit = gf100_devinit_new,
1905        .fb = gk104_fb_new,
1906        .fuse = gf100_fuse_new,
1907        .gpio = gk104_gpio_new,
1908        .i2c = gk104_i2c_new,
1909        .ibus = gk104_ibus_new,
1910        .imem = nv50_instmem_new,
1911        .ltc = gk104_ltc_new,
1912        .mc = gk20a_mc_new,
1913        .mmu = gf100_mmu_new,
1914        .mxm = nv50_mxm_new,
1915        .pci = g94_pci_new,
1916        .pmu = gk208_pmu_new,
1917        .therm = gf119_therm_new,
1918        .timer = nv41_timer_new,
1919        .volt = gk104_volt_new,
1920        .ce[0] = gk104_ce_new,
1921        .ce[1] = gk104_ce_new,
1922        .ce[2] = gk104_ce_new,
1923        .disp = gk110_disp_new,
1924        .dma = gf119_dma_new,
1925        .fifo = gk208_fifo_new,
1926        .gr = gk208_gr_new,
1927        .mspdec = gk104_mspdec_new,
1928        .msppp = gf100_msppp_new,
1929        .msvld = gk104_msvld_new,
1930        .sw = gf100_sw_new,
1931};
1932
1933static const struct nvkm_device_chip
1934nv117_chipset = {
1935        .name = "GM107",
1936        .bar = gf100_bar_new,
1937        .bios = nvkm_bios_new,
1938        .bus = gf100_bus_new,
1939        .clk = gk104_clk_new,
1940        .devinit = gm107_devinit_new,
1941        .fb = gm107_fb_new,
1942        .fuse = gm107_fuse_new,
1943        .gpio = gk104_gpio_new,
1944        .i2c = gk104_i2c_new,
1945        .ibus = gk104_ibus_new,
1946        .imem = nv50_instmem_new,
1947        .ltc = gm107_ltc_new,
1948        .mc = gk20a_mc_new,
1949        .mmu = gf100_mmu_new,
1950        .mxm = nv50_mxm_new,
1951        .pci = g94_pci_new,
1952        .pmu = gm107_pmu_new,
1953        .therm = gm107_therm_new,
1954        .timer = gk20a_timer_new,
1955        .volt = gk104_volt_new,
1956        .ce[0] = gk104_ce_new,
1957        .ce[2] = gk104_ce_new,
1958        .disp = gm107_disp_new,
1959        .dma = gf119_dma_new,
1960        .fifo = gk208_fifo_new,
1961        .gr = gm107_gr_new,
1962        .sw = gf100_sw_new,
1963};
1964
1965static const struct nvkm_device_chip
1966nv124_chipset = {
1967        .name = "GM204",
1968        .bar = gf100_bar_new,
1969        .bios = nvkm_bios_new,
1970        .bus = gf100_bus_new,
1971        .devinit = gm204_devinit_new,
1972        .fb = gm107_fb_new,
1973        .fuse = gm107_fuse_new,
1974        .gpio = gk104_gpio_new,
1975        .i2c = gm204_i2c_new,
1976        .ibus = gk104_ibus_new,
1977        .imem = nv50_instmem_new,
1978        .ltc = gm107_ltc_new,
1979        .mc = gk20a_mc_new,
1980        .mmu = gf100_mmu_new,
1981        .mxm = nv50_mxm_new,
1982        .pci = g94_pci_new,
1983        .pmu = gm107_pmu_new,
1984        .timer = gk20a_timer_new,
1985        .volt = gk104_volt_new,
1986        .ce[0] = gm204_ce_new,
1987        .ce[1] = gm204_ce_new,
1988        .ce[2] = gm204_ce_new,
1989        .disp = gm204_disp_new,
1990        .dma = gf119_dma_new,
1991        .fifo = gm204_fifo_new,
1992        .gr = gm204_gr_new,
1993        .sw = gf100_sw_new,
1994};
1995
1996static const struct nvkm_device_chip
1997nv126_chipset = {
1998        .name = "GM206",
1999        .bar = gf100_bar_new,
2000        .bios = nvkm_bios_new,
2001        .bus = gf100_bus_new,
2002        .devinit = gm204_devinit_new,
2003        .fb = gm107_fb_new,
2004        .fuse = gm107_fuse_new,
2005        .gpio = gk104_gpio_new,
2006        .i2c = gm204_i2c_new,
2007        .ibus = gk104_ibus_new,
2008        .imem = nv50_instmem_new,
2009        .ltc = gm107_ltc_new,
2010        .mc = gk20a_mc_new,
2011        .mmu = gf100_mmu_new,
2012        .mxm = nv50_mxm_new,
2013        .pci = g94_pci_new,
2014        .pmu = gm107_pmu_new,
2015        .timer = gk20a_timer_new,
2016        .volt = gk104_volt_new,
2017        .ce[0] = gm204_ce_new,
2018        .ce[1] = gm204_ce_new,
2019        .ce[2] = gm204_ce_new,
2020        .disp = gm204_disp_new,
2021        .dma = gf119_dma_new,
2022        .fifo = gm204_fifo_new,
2023        .gr = gm206_gr_new,
2024        .sw = gf100_sw_new,
2025};
2026
2027static const struct nvkm_device_chip
2028nv12b_chipset = {
2029        .name = "GM20B",
2030        .bar = gk20a_bar_new,
2031        .bus = gf100_bus_new,
2032        .fb = gk20a_fb_new,
2033        .fuse = gm107_fuse_new,
2034        .ibus = gk20a_ibus_new,
2035        .imem = gk20a_instmem_new,
2036        .ltc = gm107_ltc_new,
2037        .mc = gk20a_mc_new,
2038        .mmu = gf100_mmu_new,
2039        .timer = gk20a_timer_new,
2040        .ce[2] = gm204_ce_new,
2041        .dma = gf119_dma_new,
2042        .fifo = gm20b_fifo_new,
2043        .gr = gm20b_gr_new,
2044        .sw = gf100_sw_new,
2045};
2046
2047static int
2048nvkm_device_event_ctor(struct nvkm_object *object, void *data, u32 size,
2049                       struct nvkm_notify *notify)
2050{
2051        if (!WARN_ON(size != 0)) {
2052                notify->size  = 0;
2053                notify->types = 1;
2054                notify->index = 0;
2055                return 0;
2056        }
2057        return -EINVAL;
2058}
2059
2060static const struct nvkm_event_func
2061nvkm_device_event_func = {
2062        .ctor = nvkm_device_event_ctor,
2063};
2064
2065struct nvkm_subdev *
2066nvkm_device_subdev(struct nvkm_device *device, int index)
2067{
2068        struct nvkm_engine *engine;
2069
2070        if (device->disable_mask & (1ULL << index))
2071                return NULL;
2072
2073        switch (index) {
2074#define _(n,p,m) case NVKM_SUBDEV_##n: if (p) return (m); break
2075        _(BAR    , device->bar    , &device->bar->subdev);
2076        _(VBIOS  , device->bios   , &device->bios->subdev);
2077        _(BUS    , device->bus    , &device->bus->subdev);
2078        _(CLK    , device->clk    , &device->clk->subdev);
2079        _(DEVINIT, device->devinit, &device->devinit->subdev);
2080        _(FB     , device->fb     , &device->fb->subdev);
2081        _(FUSE   , device->fuse   , &device->fuse->subdev);
2082        _(GPIO   , device->gpio   , &device->gpio->subdev);
2083        _(I2C    , device->i2c    , &device->i2c->subdev);
2084        _(IBUS   , device->ibus   ,  device->ibus);
2085        _(INSTMEM, device->imem   , &device->imem->subdev);
2086        _(LTC    , device->ltc    , &device->ltc->subdev);
2087        _(MC     , device->mc     , &device->mc->subdev);
2088        _(MMU    , device->mmu    , &device->mmu->subdev);
2089        _(MXM    , device->mxm    ,  device->mxm);
2090        _(PCI    , device->pci    , &device->pci->subdev);
2091        _(PMU    , device->pmu    , &device->pmu->subdev);
2092        _(THERM  , device->therm  , &device->therm->subdev);
2093        _(TIMER  , device->timer  , &device->timer->subdev);
2094        _(VOLT   , device->volt   , &device->volt->subdev);
2095#undef _
2096        default:
2097                engine = nvkm_device_engine(device, index);
2098                if (engine)
2099                        return &engine->subdev;
2100                break;
2101        }
2102        return NULL;
2103}
2104
2105struct nvkm_engine *
2106nvkm_device_engine(struct nvkm_device *device, int index)
2107{
2108        if (device->disable_mask & (1ULL << index))
2109                return NULL;
2110
2111        switch (index) {
2112#define _(n,p,m) case NVKM_ENGINE_##n: if (p) return (m); break
2113        _(BSP    , device->bsp    ,  device->bsp);
2114        _(CE0    , device->ce[0]  ,  device->ce[0]);
2115        _(CE1    , device->ce[1]  ,  device->ce[1]);
2116        _(CE2    , device->ce[2]  ,  device->ce[2]);
2117        _(CIPHER , device->cipher ,  device->cipher);
2118        _(DISP   , device->disp   , &device->disp->engine);
2119        _(DMAOBJ , device->dma    , &device->dma->engine);
2120        _(FIFO   , device->fifo   , &device->fifo->engine);
2121        _(GR     , device->gr     , &device->gr->engine);
2122        _(IFB    , device->ifb    ,  device->ifb);
2123        _(ME     , device->me     ,  device->me);
2124        _(MPEG   , device->mpeg   ,  device->mpeg);
2125        _(MSENC  , device->msenc  ,  device->msenc);
2126        _(MSPDEC , device->mspdec ,  device->mspdec);
2127        _(MSPPP  , device->msppp  ,  device->msppp);
2128        _(MSVLD  , device->msvld  ,  device->msvld);
2129        _(PM     , device->pm     , &device->pm->engine);
2130        _(SEC    , device->sec    ,  device->sec);
2131        _(SW     , device->sw     , &device->sw->engine);
2132        _(VIC    , device->vic    ,  device->vic);
2133        _(VP     , device->vp     ,  device->vp);
2134#undef _
2135        default:
2136                WARN_ON(1);
2137                break;
2138        }
2139        return NULL;
2140}
2141
2142int
2143nvkm_device_fini(struct nvkm_device *device, bool suspend)
2144{
2145        const char *action = suspend ? "suspend" : "fini";
2146        struct nvkm_subdev *subdev;
2147        int ret, i;
2148        s64 time;
2149
2150        nvdev_trace(device, "%s running...\n", action);
2151        time = ktime_to_us(ktime_get());
2152
2153        nvkm_acpi_fini(device);
2154
2155        for (i = NVKM_SUBDEV_NR - 1; i >= 0; i--) {
2156                if ((subdev = nvkm_device_subdev(device, i))) {
2157                        ret = nvkm_subdev_fini(subdev, suspend);
2158                        if (ret && suspend)
2159                                goto fail;
2160                }
2161        }
2162
2163
2164        if (device->func->fini)
2165                device->func->fini(device, suspend);
2166
2167        time = ktime_to_us(ktime_get()) - time;
2168        nvdev_trace(device, "%s completed in %lldus...\n", action, time);
2169        return 0;
2170
2171fail:
2172        do {
2173                if ((subdev = nvkm_device_subdev(device, i))) {
2174                        int rret = nvkm_subdev_init(subdev);
2175                        if (rret)
2176                                nvkm_fatal(subdev, "failed restart, %d\n", ret);
2177                }
2178        } while (++i < NVKM_SUBDEV_NR);
2179
2180        nvdev_trace(device, "%s failed with %d\n", action, ret);
2181        return ret;
2182}
2183
2184static int
2185nvkm_device_preinit(struct nvkm_device *device)
2186{
2187        struct nvkm_subdev *subdev;
2188        int ret, i;
2189        s64 time;
2190
2191        nvdev_trace(device, "preinit running...\n");
2192        time = ktime_to_us(ktime_get());
2193
2194        if (device->func->preinit) {
2195                ret = device->func->preinit(device);
2196                if (ret)
2197                        goto fail;
2198        }
2199
2200        for (i = 0; i < NVKM_SUBDEV_NR; i++) {
2201                if ((subdev = nvkm_device_subdev(device, i))) {
2202                        ret = nvkm_subdev_preinit(subdev);
2203                        if (ret)
2204                                goto fail;
2205                }
2206        }
2207
2208        ret = nvkm_devinit_post(device->devinit, &device->disable_mask);
2209        if (ret)
2210                goto fail;
2211
2212        time = ktime_to_us(ktime_get()) - time;
2213        nvdev_trace(device, "preinit completed in %lldus\n", time);
2214        return 0;
2215
2216fail:
2217        nvdev_error(device, "preinit failed with %d\n", ret);
2218        return ret;
2219}
2220
2221int
2222nvkm_device_init(struct nvkm_device *device)
2223{
2224        struct nvkm_subdev *subdev;
2225        int ret, i;
2226        s64 time;
2227
2228        ret = nvkm_device_preinit(device);
2229        if (ret)
2230                return ret;
2231
2232        nvkm_device_fini(device, false);
2233
2234        nvdev_trace(device, "init running...\n");
2235        time = ktime_to_us(ktime_get());
2236
2237        if (device->func->init) {
2238                ret = device->func->init(device);
2239                if (ret)
2240                        goto fail;
2241        }
2242
2243        for (i = 0; i < NVKM_SUBDEV_NR; i++) {
2244                if ((subdev = nvkm_device_subdev(device, i))) {
2245                        ret = nvkm_subdev_init(subdev);
2246                        if (ret)
2247                                goto fail_subdev;
2248                }
2249        }
2250
2251        nvkm_acpi_init(device);
2252
2253        time = ktime_to_us(ktime_get()) - time;
2254        nvdev_trace(device, "init completed in %lldus\n", time);
2255        return 0;
2256
2257fail_subdev:
2258        do {
2259                if ((subdev = nvkm_device_subdev(device, i)))
2260                        nvkm_subdev_fini(subdev, false);
2261        } while (--i >= 0);
2262
2263fail:
2264        nvdev_error(device, "init failed with %d\n", ret);
2265        return ret;
2266}
2267
2268void
2269nvkm_device_del(struct nvkm_device **pdevice)
2270{
2271        struct nvkm_device *device = *pdevice;
2272        int i;
2273        if (device) {
2274                mutex_lock(&nv_devices_mutex);
2275                device->disable_mask = 0;
2276                for (i = NVKM_SUBDEV_NR - 1; i >= 0; i--) {
2277                        struct nvkm_subdev *subdev =
2278                                nvkm_device_subdev(device, i);
2279                        nvkm_subdev_del(&subdev);
2280                }
2281
2282                nvkm_event_fini(&device->event);
2283
2284                if (device->pri)
2285                        iounmap(device->pri);
2286                list_del(&device->head);
2287
2288                if (device->func->dtor)
2289                        *pdevice = device->func->dtor(device);
2290                mutex_unlock(&nv_devices_mutex);
2291
2292                kfree(*pdevice);
2293                *pdevice = NULL;
2294        }
2295}
2296
2297int
2298nvkm_device_ctor(const struct nvkm_device_func *func,
2299                 const struct nvkm_device_quirk *quirk,
2300                 struct device *dev, enum nvkm_device_type type, u64 handle,
2301                 const char *name, const char *cfg, const char *dbg,
2302                 bool detect, bool mmio, u64 subdev_mask,
2303                 struct nvkm_device *device)
2304{
2305        struct nvkm_subdev *subdev;
2306        u64 mmio_base, mmio_size;
2307        u32 boot0, strap;
2308        void __iomem *map;
2309        int ret = -EEXIST;
2310        int i;
2311
2312        mutex_lock(&nv_devices_mutex);
2313        if (nvkm_device_find_locked(handle))
2314                goto done;
2315
2316        device->func = func;
2317        device->quirk = quirk;
2318        device->dev = dev;
2319        device->type = type;
2320        device->handle = handle;
2321        device->cfgopt = cfg;
2322        device->dbgopt = dbg;
2323        device->name = name;
2324        list_add_tail(&device->head, &nv_devices);
2325        device->debug = nvkm_dbgopt(device->dbgopt, "device");
2326
2327        ret = nvkm_event_init(&nvkm_device_event_func, 1, 1, &device->event);
2328        if (ret)
2329                goto done;
2330
2331        mmio_base = device->func->resource_addr(device, 0);
2332        mmio_size = device->func->resource_size(device, 0);
2333
2334        /* identify the chipset, and determine classes of subdev/engines */
2335        if (detect) {
2336                map = ioremap(mmio_base, 0x102000);
2337                if (ret = -ENOMEM, map == NULL)
2338                        goto done;
2339
2340                /* switch mmio to cpu's native endianness */
2341#ifndef __BIG_ENDIAN
2342                if (ioread32_native(map + 0x000004) != 0x00000000) {
2343#else
2344                if (ioread32_native(map + 0x000004) == 0x00000000) {
2345#endif
2346                        iowrite32_native(0x01000001, map + 0x000004);
2347                        ioread32_native(map);
2348                }
2349
2350                /* read boot0 and strapping information */
2351                boot0 = ioread32_native(map + 0x000000);
2352                strap = ioread32_native(map + 0x101000);
2353                iounmap(map);
2354
2355                /* determine chipset and derive architecture from it */
2356                if ((boot0 & 0x1f000000) > 0) {
2357                        device->chipset = (boot0 & 0x1ff00000) >> 20;
2358                        device->chiprev = (boot0 & 0x000000ff);
2359                        switch (device->chipset & 0x1f0) {
2360                        case 0x010: {
2361                                if (0x461 & (1 << (device->chipset & 0xf)))
2362                                        device->card_type = NV_10;
2363                                else
2364                                        device->card_type = NV_11;
2365                                device->chiprev = 0x00;
2366                                break;
2367                        }
2368                        case 0x020: device->card_type = NV_20; break;
2369                        case 0x030: device->card_type = NV_30; break;
2370                        case 0x040:
2371                        case 0x060: device->card_type = NV_40; break;
2372                        case 0x050:
2373                        case 0x080:
2374                        case 0x090:
2375                        case 0x0a0: device->card_type = NV_50; break;
2376                        case 0x0c0:
2377                        case 0x0d0: device->card_type = NV_C0; break;
2378                        case 0x0e0:
2379                        case 0x0f0:
2380                        case 0x100: device->card_type = NV_E0; break;
2381                        case 0x110:
2382                        case 0x120: device->card_type = GM100; break;
2383                        default:
2384                                break;
2385                        }
2386                } else
2387                if ((boot0 & 0xff00fff0) == 0x20004000) {
2388                        if (boot0 & 0x00f00000)
2389                                device->chipset = 0x05;
2390                        else
2391                                device->chipset = 0x04;
2392                        device->card_type = NV_04;
2393                }
2394
2395                switch (device->chipset) {
2396                case 0x004: device->chip = &nv4_chipset; break;
2397                case 0x005: device->chip = &nv5_chipset; break;
2398                case 0x010: device->chip = &nv10_chipset; break;
2399                case 0x011: device->chip = &nv11_chipset; break;
2400                case 0x015: device->chip = &nv15_chipset; break;
2401                case 0x017: device->chip = &nv17_chipset; break;
2402                case 0x018: device->chip = &nv18_chipset; break;
2403                case 0x01a: device->chip = &nv1a_chipset; break;
2404                case 0x01f: device->chip = &nv1f_chipset; break;
2405                case 0x020: device->chip = &nv20_chipset; break;
2406                case 0x025: device->chip = &nv25_chipset; break;
2407                case 0x028: device->chip = &nv28_chipset; break;
2408                case 0x02a: device->chip = &nv2a_chipset; break;
2409                case 0x030: device->chip = &nv30_chipset; break;
2410                case 0x031: device->chip = &nv31_chipset; break;
2411                case 0x034: device->chip = &nv34_chipset; break;
2412                case 0x035: device->chip = &nv35_chipset; break;
2413                case 0x036: device->chip = &nv36_chipset; break;
2414                case 0x040: device->chip = &nv40_chipset; break;
2415                case 0x041: device->chip = &nv41_chipset; break;
2416                case 0x042: device->chip = &nv42_chipset; break;
2417                case 0x043: device->chip = &nv43_chipset; break;
2418                case 0x044: device->chip = &nv44_chipset; break;
2419                case 0x045: device->chip = &nv45_chipset; break;
2420                case 0x046: device->chip = &nv46_chipset; break;
2421                case 0x047: device->chip = &nv47_chipset; break;
2422                case 0x049: device->chip = &nv49_chipset; break;
2423                case 0x04a: device->chip = &nv4a_chipset; break;
2424                case 0x04b: device->chip = &nv4b_chipset; break;
2425                case 0x04c: device->chip = &nv4c_chipset; break;
2426                case 0x04e: device->chip = &nv4e_chipset; break;
2427                case 0x050: device->chip = &nv50_chipset; break;
2428                case 0x063: device->chip = &nv63_chipset; break;
2429                case 0x067: device->chip = &nv67_chipset; break;
2430                case 0x068: device->chip = &nv68_chipset; break;
2431                case 0x084: device->chip = &nv84_chipset; break;
2432                case 0x086: device->chip = &nv86_chipset; break;
2433                case 0x092: device->chip = &nv92_chipset; break;
2434                case 0x094: device->chip = &nv94_chipset; break;
2435                case 0x096: device->chip = &nv96_chipset; break;
2436                case 0x098: device->chip = &nv98_chipset; break;
2437                case 0x0a0: device->chip = &nva0_chipset; break;
2438                case 0x0a3: device->chip = &nva3_chipset; break;
2439                case 0x0a5: device->chip = &nva5_chipset; break;
2440                case 0x0a8: device->chip = &nva8_chipset; break;
2441                case 0x0aa: device->chip = &nvaa_chipset; break;
2442                case 0x0ac: device->chip = &nvac_chipset; break;
2443                case 0x0af: device->chip = &nvaf_chipset; break;
2444                case 0x0c0: device->chip = &nvc0_chipset; break;
2445                case 0x0c1: device->chip = &nvc1_chipset; break;
2446                case 0x0c3: device->chip = &nvc3_chipset; break;
2447                case 0x0c4: device->chip = &nvc4_chipset; break;
2448                case 0x0c8: device->chip = &nvc8_chipset; break;
2449                case 0x0ce: device->chip = &nvce_chipset; break;
2450                case 0x0cf: device->chip = &nvcf_chipset; break;
2451                case 0x0d7: device->chip = &nvd7_chipset; break;
2452                case 0x0d9: device->chip = &nvd9_chipset; break;
2453                case 0x0e4: device->chip = &nve4_chipset; break;
2454                case 0x0e6: device->chip = &nve6_chipset; break;
2455                case 0x0e7: device->chip = &nve7_chipset; break;
2456                case 0x0ea: device->chip = &nvea_chipset; break;
2457                case 0x0f0: device->chip = &nvf0_chipset; break;
2458                case 0x0f1: device->chip = &nvf1_chipset; break;
2459                case 0x106: device->chip = &nv106_chipset; break;
2460                case 0x108: device->chip = &nv108_chipset; break;
2461                case 0x117: device->chip = &nv117_chipset; break;
2462                case 0x124: device->chip = &nv124_chipset; break;
2463                case 0x126: device->chip = &nv126_chipset; break;
2464                case 0x12b: device->chip = &nv12b_chipset; break;
2465                default:
2466                        nvdev_error(device, "unknown chipset (%08x)\n", boot0);
2467                        goto done;
2468                }
2469
2470                nvdev_info(device, "NVIDIA %s (%08x)\n",
2471                           device->chip->name, boot0);
2472
2473                /* determine frequency of timing crystal */
2474                if ( device->card_type <= NV_10 || device->chipset < 0x17 ||
2475                    (device->chipset >= 0x20 && device->chipset < 0x25))
2476                        strap &= 0x00000040;
2477                else
2478                        strap &= 0x00400040;
2479
2480                switch (strap) {
2481                case 0x00000000: device->crystal = 13500; break;
2482                case 0x00000040: device->crystal = 14318; break;
2483                case 0x00400000: device->crystal = 27000; break;
2484                case 0x00400040: device->crystal = 25000; break;
2485                }
2486        } else {
2487                device->chip = &null_chipset;
2488        }
2489
2490        if (!device->name)
2491                device->name = device->chip->name;
2492
2493        if (mmio) {
2494                device->pri = ioremap(mmio_base, mmio_size);
2495                if (!device->pri) {
2496                        nvdev_error(device, "unable to map PRI\n");
2497                        return -ENOMEM;
2498                }
2499        }
2500
2501        mutex_init(&device->mutex);
2502
2503        for (i = 0; i < NVKM_SUBDEV_NR; i++) {
2504#define _(s,m) case s:                                                         \
2505        if (device->chip->m && (subdev_mask & (1ULL << (s)))) {                \
2506                ret = device->chip->m(device, (s), &device->m);                \
2507                if (ret) {                                                     \
2508                        subdev = nvkm_device_subdev(device, (s));              \
2509                        nvkm_subdev_del(&subdev);                              \
2510                        device->m = NULL;                                      \
2511                        if (ret != -ENODEV) {                                  \
2512                                nvdev_error(device, "%s ctor failed, %d\n",    \
2513                                            nvkm_subdev_name[s], ret);         \
2514                                goto done;                                     \
2515                        }                                                      \
2516                }                                                              \
2517        }                                                                      \
2518        break
2519                switch (i) {
2520                _(NVKM_SUBDEV_BAR    ,     bar);
2521                _(NVKM_SUBDEV_VBIOS  ,    bios);
2522                _(NVKM_SUBDEV_BUS    ,     bus);
2523                _(NVKM_SUBDEV_CLK    ,     clk);
2524                _(NVKM_SUBDEV_DEVINIT, devinit);
2525                _(NVKM_SUBDEV_FB     ,      fb);
2526                _(NVKM_SUBDEV_FUSE   ,    fuse);
2527                _(NVKM_SUBDEV_GPIO   ,    gpio);
2528                _(NVKM_SUBDEV_I2C    ,     i2c);
2529                _(NVKM_SUBDEV_IBUS   ,    ibus);
2530                _(NVKM_SUBDEV_INSTMEM,    imem);
2531                _(NVKM_SUBDEV_LTC    ,     ltc);
2532                _(NVKM_SUBDEV_MC     ,      mc);
2533                _(NVKM_SUBDEV_MMU    ,     mmu);
2534                _(NVKM_SUBDEV_MXM    ,     mxm);
2535                _(NVKM_SUBDEV_PCI    ,     pci);
2536                _(NVKM_SUBDEV_PMU    ,     pmu);
2537                _(NVKM_SUBDEV_THERM  ,   therm);
2538                _(NVKM_SUBDEV_TIMER  ,   timer);
2539                _(NVKM_SUBDEV_VOLT   ,    volt);
2540                _(NVKM_ENGINE_BSP    ,     bsp);
2541                _(NVKM_ENGINE_CE0    ,   ce[0]);
2542                _(NVKM_ENGINE_CE1    ,   ce[1]);
2543                _(NVKM_ENGINE_CE2    ,   ce[2]);
2544                _(NVKM_ENGINE_CIPHER ,  cipher);
2545                _(NVKM_ENGINE_DISP   ,    disp);
2546                _(NVKM_ENGINE_DMAOBJ ,     dma);
2547                _(NVKM_ENGINE_FIFO   ,    fifo);
2548                _(NVKM_ENGINE_GR     ,      gr);
2549                _(NVKM_ENGINE_IFB    ,     ifb);
2550                _(NVKM_ENGINE_ME     ,      me);
2551                _(NVKM_ENGINE_MPEG   ,    mpeg);
2552                _(NVKM_ENGINE_MSENC  ,   msenc);
2553                _(NVKM_ENGINE_MSPDEC ,  mspdec);
2554                _(NVKM_ENGINE_MSPPP  ,   msppp);
2555                _(NVKM_ENGINE_MSVLD  ,   msvld);
2556                _(NVKM_ENGINE_PM     ,      pm);
2557                _(NVKM_ENGINE_SEC    ,     sec);
2558                _(NVKM_ENGINE_SW     ,      sw);
2559                _(NVKM_ENGINE_VIC    ,     vic);
2560                _(NVKM_ENGINE_VP     ,      vp);
2561                default:
2562                        WARN_ON(1);
2563                        continue;
2564                }
2565#undef _
2566        }
2567
2568        ret = 0;
2569done:
2570        mutex_unlock(&nv_devices_mutex);
2571        return ret;
2572}
Note: See TracBrowser for help on using the repository browser.