source: src/linux/universal/linux-4.4/drivers/net/ethernet/mellanox/mlx4/en_rx.c @ 31884

Last change on this file since 31884 was 31884, checked in by brainslayer, 6 weeks ago

update kernels

File size: 36.3 KB
Line 
1/*
2 * Copyright (c) 2007 Mellanox Technologies. All rights reserved.
3 *
4 * This software is available to you under a choice of one of two
5 * licenses.  You may choose to be licensed under the terms of the GNU
6 * General Public License (GPL) Version 2, available from the file
7 * COPYING in the main directory of this source tree, or the
8 * OpenIB.org BSD license below:
9 *
10 *     Redistribution and use in source and binary forms, with or
11 *     without modification, are permitted provided that the following
12 *     conditions are met:
13 *
14 *      - Redistributions of source code must retain the above
15 *        copyright notice, this list of conditions and the following
16 *        disclaimer.
17 *
18 *      - Redistributions in binary form must reproduce the above
19 *        copyright notice, this list of conditions and the following
20 *        disclaimer in the documentation and/or other materials
21 *        provided with the distribution.
22 *
23 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24 * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25 * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26 * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27 * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28 * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29 * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30 * SOFTWARE.
31 *
32 */
33
34#include <net/busy_poll.h>
35#include <linux/mlx4/cq.h>
36#include <linux/slab.h>
37#include <linux/mlx4/qp.h>
38#include <linux/skbuff.h>
39#include <linux/rculist.h>
40#include <linux/if_ether.h>
41#include <linux/if_vlan.h>
42#include <linux/vmalloc.h>
43#include <linux/irq.h>
44
45#if IS_ENABLED(CONFIG_IPV6)
46#include <net/ip6_checksum.h>
47#endif
48
49#include "mlx4_en.h"
50
51static int mlx4_alloc_pages(struct mlx4_en_priv *priv,
52                            struct mlx4_en_rx_alloc *page_alloc,
53                            const struct mlx4_en_frag_info *frag_info,
54                            gfp_t _gfp)
55{
56        int order;
57        struct page *page;
58        dma_addr_t dma;
59
60        for (order = MLX4_EN_ALLOC_PREFER_ORDER; ;) {
61                gfp_t gfp = _gfp;
62
63                if (order)
64                        gfp |= __GFP_COMP | __GFP_NOWARN;
65                page = alloc_pages(gfp, order);
66                if (likely(page))
67                        break;
68                if (--order < 0 ||
69                    ((PAGE_SIZE << order) < frag_info->frag_size))
70                        return -ENOMEM;
71        }
72        dma = dma_map_page(priv->ddev, page, 0, PAGE_SIZE << order,
73                           PCI_DMA_FROMDEVICE);
74        if (dma_mapping_error(priv->ddev, dma)) {
75                put_page(page);
76                return -ENOMEM;
77        }
78        page_alloc->page_size = PAGE_SIZE << order;
79        page_alloc->page = page;
80        page_alloc->dma = dma;
81        page_alloc->page_offset = 0;
82        /* Not doing get_page() for each frag is a big win
83         * on asymetric workloads. Note we can not use atomic_set().
84         */
85        atomic_add(page_alloc->page_size / frag_info->frag_stride - 1,
86                   &page->_count);
87        return 0;
88}
89
90static int mlx4_en_alloc_frags(struct mlx4_en_priv *priv,
91                               struct mlx4_en_rx_desc *rx_desc,
92                               struct mlx4_en_rx_alloc *frags,
93                               struct mlx4_en_rx_alloc *ring_alloc,
94                               gfp_t gfp)
95{
96        struct mlx4_en_rx_alloc page_alloc[MLX4_EN_MAX_RX_FRAGS];
97        const struct mlx4_en_frag_info *frag_info;
98        struct page *page;
99        dma_addr_t dma;
100        int i;
101
102        for (i = 0; i < priv->num_frags; i++) {
103                frag_info = &priv->frag_info[i];
104                page_alloc[i] = ring_alloc[i];
105                page_alloc[i].page_offset += frag_info->frag_stride;
106
107                if (page_alloc[i].page_offset + frag_info->frag_stride <=
108                    ring_alloc[i].page_size)
109                        continue;
110
111                if (mlx4_alloc_pages(priv, &page_alloc[i], frag_info, gfp))
112                        goto out;
113        }
114
115        for (i = 0; i < priv->num_frags; i++) {
116                frags[i] = ring_alloc[i];
117                dma = ring_alloc[i].dma + ring_alloc[i].page_offset;
118                ring_alloc[i] = page_alloc[i];
119                rx_desc->data[i].addr = cpu_to_be64(dma);
120        }
121
122        return 0;
123
124out:
125        while (i--) {
126                if (page_alloc[i].page != ring_alloc[i].page) {
127                        dma_unmap_page(priv->ddev, page_alloc[i].dma,
128                                page_alloc[i].page_size, PCI_DMA_FROMDEVICE);
129                        page = page_alloc[i].page;
130                        atomic_set(&page->_count, 1);
131                        put_page(page);
132                }
133        }
134        return -ENOMEM;
135}
136
137static void mlx4_en_free_frag(struct mlx4_en_priv *priv,
138                              struct mlx4_en_rx_alloc *frags,
139                              int i)
140{
141        const struct mlx4_en_frag_info *frag_info = &priv->frag_info[i];
142        u32 next_frag_end = frags[i].page_offset + 2 * frag_info->frag_stride;
143
144
145        if (next_frag_end > frags[i].page_size)
146                dma_unmap_page(priv->ddev, frags[i].dma, frags[i].page_size,
147                               PCI_DMA_FROMDEVICE);
148
149        if (frags[i].page)
150                put_page(frags[i].page);
151}
152
153static int mlx4_en_init_allocator(struct mlx4_en_priv *priv,
154                                  struct mlx4_en_rx_ring *ring)
155{
156        int i;
157        struct mlx4_en_rx_alloc *page_alloc;
158
159        for (i = 0; i < priv->num_frags; i++) {
160                const struct mlx4_en_frag_info *frag_info = &priv->frag_info[i];
161
162                if (mlx4_alloc_pages(priv, &ring->page_alloc[i],
163                                     frag_info, GFP_KERNEL | __GFP_COLD))
164                        goto out;
165
166                en_dbg(DRV, priv, "  frag %d allocator: - size:%d frags:%d\n",
167                       i, ring->page_alloc[i].page_size,
168                       atomic_read(&ring->page_alloc[i].page->_count));
169        }
170        return 0;
171
172out:
173        while (i--) {
174                struct page *page;
175
176                page_alloc = &ring->page_alloc[i];
177                dma_unmap_page(priv->ddev, page_alloc->dma,
178                               page_alloc->page_size, PCI_DMA_FROMDEVICE);
179                page = page_alloc->page;
180                atomic_set(&page->_count, 1);
181                put_page(page);
182                page_alloc->page = NULL;
183        }
184        return -ENOMEM;
185}
186
187static void mlx4_en_destroy_allocator(struct mlx4_en_priv *priv,
188                                      struct mlx4_en_rx_ring *ring)
189{
190        struct mlx4_en_rx_alloc *page_alloc;
191        int i;
192
193        for (i = 0; i < priv->num_frags; i++) {
194                const struct mlx4_en_frag_info *frag_info = &priv->frag_info[i];
195
196                page_alloc = &ring->page_alloc[i];
197                en_dbg(DRV, priv, "Freeing allocator:%d count:%d\n",
198                       i, page_count(page_alloc->page));
199
200                dma_unmap_page(priv->ddev, page_alloc->dma,
201                                page_alloc->page_size, PCI_DMA_FROMDEVICE);
202                while (page_alloc->page_offset + frag_info->frag_stride <
203                       page_alloc->page_size) {
204                        put_page(page_alloc->page);
205                        page_alloc->page_offset += frag_info->frag_stride;
206                }
207                page_alloc->page = NULL;
208        }
209}
210
211static void mlx4_en_init_rx_desc(struct mlx4_en_priv *priv,
212                                 struct mlx4_en_rx_ring *ring, int index)
213{
214        struct mlx4_en_rx_desc *rx_desc = ring->buf + ring->stride * index;
215        int possible_frags;
216        int i;
217
218        /* Set size and memtype fields */
219        for (i = 0; i < priv->num_frags; i++) {
220                rx_desc->data[i].byte_count =
221                        cpu_to_be32(priv->frag_info[i].frag_size);
222                rx_desc->data[i].lkey = cpu_to_be32(priv->mdev->mr.key);
223        }
224
225        /* If the number of used fragments does not fill up the ring stride,
226         * remaining (unused) fragments must be padded with null address/size
227         * and a special memory key */
228        possible_frags = (ring->stride - sizeof(struct mlx4_en_rx_desc)) / DS_SIZE;
229        for (i = priv->num_frags; i < possible_frags; i++) {
230                rx_desc->data[i].byte_count = 0;
231                rx_desc->data[i].lkey = cpu_to_be32(MLX4_EN_MEMTYPE_PAD);
232                rx_desc->data[i].addr = 0;
233        }
234}
235
236static int mlx4_en_prepare_rx_desc(struct mlx4_en_priv *priv,
237                                   struct mlx4_en_rx_ring *ring, int index,
238                                   gfp_t gfp)
239{
240        struct mlx4_en_rx_desc *rx_desc = ring->buf + (index * ring->stride);
241        struct mlx4_en_rx_alloc *frags = ring->rx_info +
242                                        (index << priv->log_rx_info);
243
244        return mlx4_en_alloc_frags(priv, rx_desc, frags, ring->page_alloc, gfp);
245}
246
247static inline bool mlx4_en_is_ring_empty(struct mlx4_en_rx_ring *ring)
248{
249        return ring->prod == ring->cons;
250}
251
252static inline void mlx4_en_update_rx_prod_db(struct mlx4_en_rx_ring *ring)
253{
254        *ring->wqres.db.db = cpu_to_be32(ring->prod & 0xffff);
255}
256
257static void mlx4_en_free_rx_desc(struct mlx4_en_priv *priv,
258                                 struct mlx4_en_rx_ring *ring,
259                                 int index)
260{
261        struct mlx4_en_rx_alloc *frags;
262        int nr;
263
264        frags = ring->rx_info + (index << priv->log_rx_info);
265        for (nr = 0; nr < priv->num_frags; nr++) {
266                en_dbg(DRV, priv, "Freeing fragment:%d\n", nr);
267                mlx4_en_free_frag(priv, frags, nr);
268        }
269}
270
271static int mlx4_en_fill_rx_buffers(struct mlx4_en_priv *priv)
272{
273        struct mlx4_en_rx_ring *ring;
274        int ring_ind;
275        int buf_ind;
276        int new_size;
277
278        for (buf_ind = 0; buf_ind < priv->prof->rx_ring_size; buf_ind++) {
279                for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
280                        ring = priv->rx_ring[ring_ind];
281
282                        if (mlx4_en_prepare_rx_desc(priv, ring,
283                                                    ring->actual_size,
284                                                    GFP_KERNEL | __GFP_COLD)) {
285                                if (ring->actual_size < MLX4_EN_MIN_RX_SIZE) {
286                                        en_err(priv, "Failed to allocate enough rx buffers\n");
287                                        return -ENOMEM;
288                                } else {
289                                        new_size = rounddown_pow_of_two(ring->actual_size);
290                                        en_warn(priv, "Only %d buffers allocated reducing ring size to %d\n",
291                                                ring->actual_size, new_size);
292                                        goto reduce_rings;
293                                }
294                        }
295                        ring->actual_size++;
296                        ring->prod++;
297                }
298        }
299        return 0;
300
301reduce_rings:
302        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
303                ring = priv->rx_ring[ring_ind];
304                while (ring->actual_size > new_size) {
305                        ring->actual_size--;
306                        ring->prod--;
307                        mlx4_en_free_rx_desc(priv, ring, ring->actual_size);
308                }
309        }
310
311        return 0;
312}
313
314static void mlx4_en_free_rx_buf(struct mlx4_en_priv *priv,
315                                struct mlx4_en_rx_ring *ring)
316{
317        int index;
318
319        en_dbg(DRV, priv, "Freeing Rx buf - cons:%d prod:%d\n",
320               ring->cons, ring->prod);
321
322        /* Unmap and free Rx buffers */
323        while (!mlx4_en_is_ring_empty(ring)) {
324                index = ring->cons & ring->size_mask;
325                en_dbg(DRV, priv, "Processing descriptor:%d\n", index);
326                mlx4_en_free_rx_desc(priv, ring, index);
327                ++ring->cons;
328        }
329}
330
331void mlx4_en_set_num_rx_rings(struct mlx4_en_dev *mdev)
332{
333        int i;
334        int num_of_eqs;
335        int num_rx_rings;
336        struct mlx4_dev *dev = mdev->dev;
337
338        mlx4_foreach_port(i, dev, MLX4_PORT_TYPE_ETH) {
339                num_of_eqs = max_t(int, MIN_RX_RINGS,
340                                   min_t(int,
341                                         mlx4_get_eqs_per_port(mdev->dev, i),
342                                         DEF_RX_RINGS));
343
344                num_rx_rings = mlx4_low_memory_profile() ? MIN_RX_RINGS :
345                        min_t(int, num_of_eqs,
346                              netif_get_num_default_rss_queues());
347                mdev->profile.prof[i].rx_ring_num =
348                        rounddown_pow_of_two(num_rx_rings);
349        }
350}
351
352int mlx4_en_create_rx_ring(struct mlx4_en_priv *priv,
353                           struct mlx4_en_rx_ring **pring,
354                           u32 size, u16 stride, int node)
355{
356        struct mlx4_en_dev *mdev = priv->mdev;
357        struct mlx4_en_rx_ring *ring;
358        int err = -ENOMEM;
359        int tmp;
360
361        ring = kzalloc_node(sizeof(*ring), GFP_KERNEL, node);
362        if (!ring) {
363                ring = kzalloc(sizeof(*ring), GFP_KERNEL);
364                if (!ring) {
365                        en_err(priv, "Failed to allocate RX ring structure\n");
366                        return -ENOMEM;
367                }
368        }
369
370        ring->prod = 0;
371        ring->cons = 0;
372        ring->size = size;
373        ring->size_mask = size - 1;
374        ring->stride = stride;
375        ring->log_stride = ffs(ring->stride) - 1;
376        ring->buf_size = ring->size * ring->stride + TXBB_SIZE;
377
378        tmp = size * roundup_pow_of_two(MLX4_EN_MAX_RX_FRAGS *
379                                        sizeof(struct mlx4_en_rx_alloc));
380        ring->rx_info = vmalloc_node(tmp, node);
381        if (!ring->rx_info) {
382                ring->rx_info = vmalloc(tmp);
383                if (!ring->rx_info) {
384                        err = -ENOMEM;
385                        goto err_ring;
386                }
387        }
388
389        en_dbg(DRV, priv, "Allocated rx_info ring at addr:%p size:%d\n",
390                 ring->rx_info, tmp);
391
392        /* Allocate HW buffers on provided NUMA node */
393        set_dev_node(&mdev->dev->persist->pdev->dev, node);
394        err = mlx4_alloc_hwq_res(mdev->dev, &ring->wqres,
395                                 ring->buf_size, 2 * PAGE_SIZE);
396        set_dev_node(&mdev->dev->persist->pdev->dev, mdev->dev->numa_node);
397        if (err)
398                goto err_info;
399
400        err = mlx4_en_map_buffer(&ring->wqres.buf);
401        if (err) {
402                en_err(priv, "Failed to map RX buffer\n");
403                goto err_hwq;
404        }
405        ring->buf = ring->wqres.buf.direct.buf;
406
407        ring->hwtstamp_rx_filter = priv->hwtstamp_config.rx_filter;
408
409        *pring = ring;
410        return 0;
411
412err_hwq:
413        mlx4_free_hwq_res(mdev->dev, &ring->wqres, ring->buf_size);
414err_info:
415        vfree(ring->rx_info);
416        ring->rx_info = NULL;
417err_ring:
418        kfree(ring);
419        *pring = NULL;
420
421        return err;
422}
423
424int mlx4_en_activate_rx_rings(struct mlx4_en_priv *priv)
425{
426        struct mlx4_en_rx_ring *ring;
427        int i;
428        int ring_ind;
429        int err;
430        int stride = roundup_pow_of_two(sizeof(struct mlx4_en_rx_desc) +
431                                        DS_SIZE * priv->num_frags);
432
433        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
434                ring = priv->rx_ring[ring_ind];
435
436                ring->prod = 0;
437                ring->cons = 0;
438                ring->actual_size = 0;
439                ring->cqn = priv->rx_cq[ring_ind]->mcq.cqn;
440
441                ring->stride = stride;
442                if (ring->stride <= TXBB_SIZE) {
443                        /* Stamp first unused send wqe */
444                        __be32 *ptr = (__be32 *)ring->buf;
445                        __be32 stamp = cpu_to_be32(1 << STAMP_SHIFT);
446                        *ptr = stamp;
447                        /* Move pointer to start of rx section */
448                        ring->buf += TXBB_SIZE;
449                }
450
451                ring->log_stride = ffs(ring->stride) - 1;
452                ring->buf_size = ring->size * ring->stride;
453
454                memset(ring->buf, 0, ring->buf_size);
455                mlx4_en_update_rx_prod_db(ring);
456
457                /* Initialize all descriptors */
458                for (i = 0; i < ring->size; i++)
459                        mlx4_en_init_rx_desc(priv, ring, i);
460
461                /* Initialize page allocators */
462                err = mlx4_en_init_allocator(priv, ring);
463                if (err) {
464                        en_err(priv, "Failed initializing ring allocator\n");
465                        if (ring->stride <= TXBB_SIZE)
466                                ring->buf -= TXBB_SIZE;
467                        ring_ind--;
468                        goto err_allocator;
469                }
470        }
471        err = mlx4_en_fill_rx_buffers(priv);
472        if (err)
473                goto err_buffers;
474
475        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
476                ring = priv->rx_ring[ring_ind];
477
478                ring->size_mask = ring->actual_size - 1;
479                mlx4_en_update_rx_prod_db(ring);
480        }
481
482        return 0;
483
484err_buffers:
485        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++)
486                mlx4_en_free_rx_buf(priv, priv->rx_ring[ring_ind]);
487
488        ring_ind = priv->rx_ring_num - 1;
489err_allocator:
490        while (ring_ind >= 0) {
491                if (priv->rx_ring[ring_ind]->stride <= TXBB_SIZE)
492                        priv->rx_ring[ring_ind]->buf -= TXBB_SIZE;
493                mlx4_en_destroy_allocator(priv, priv->rx_ring[ring_ind]);
494                ring_ind--;
495        }
496        return err;
497}
498
499/* We recover from out of memory by scheduling our napi poll
500 * function (mlx4_en_process_cq), which tries to allocate
501 * all missing RX buffers (call to mlx4_en_refill_rx_buffers).
502 */
503void mlx4_en_recover_from_oom(struct mlx4_en_priv *priv)
504{
505        int ring;
506
507        if (!priv->port_up)
508                return;
509
510        for (ring = 0; ring < priv->rx_ring_num; ring++) {
511                if (mlx4_en_is_ring_empty(priv->rx_ring[ring])) {
512                        local_bh_disable();
513                        napi_reschedule(&priv->rx_cq[ring]->napi);
514                        local_bh_enable();
515                }
516        }
517}
518
519void mlx4_en_destroy_rx_ring(struct mlx4_en_priv *priv,
520                             struct mlx4_en_rx_ring **pring,
521                             u32 size, u16 stride)
522{
523        struct mlx4_en_dev *mdev = priv->mdev;
524        struct mlx4_en_rx_ring *ring = *pring;
525
526        mlx4_en_unmap_buffer(&ring->wqres.buf);
527        mlx4_free_hwq_res(mdev->dev, &ring->wqres, size * stride + TXBB_SIZE);
528        vfree(ring->rx_info);
529        ring->rx_info = NULL;
530        kfree(ring);
531        *pring = NULL;
532#ifdef CONFIG_RFS_ACCEL
533        mlx4_en_cleanup_filters(priv);
534#endif
535}
536
537void mlx4_en_deactivate_rx_ring(struct mlx4_en_priv *priv,
538                                struct mlx4_en_rx_ring *ring)
539{
540        mlx4_en_free_rx_buf(priv, ring);
541        if (ring->stride <= TXBB_SIZE)
542                ring->buf -= TXBB_SIZE;
543        mlx4_en_destroy_allocator(priv, ring);
544}
545
546
547static int mlx4_en_complete_rx_desc(struct mlx4_en_priv *priv,
548                                    struct mlx4_en_rx_desc *rx_desc,
549                                    struct mlx4_en_rx_alloc *frags,
550                                    struct sk_buff *skb,
551                                    int length)
552{
553        struct skb_frag_struct *skb_frags_rx = skb_shinfo(skb)->frags;
554        struct mlx4_en_frag_info *frag_info;
555        int nr;
556        dma_addr_t dma;
557
558        /* Collect used fragments while replacing them in the HW descriptors */
559        for (nr = 0; nr < priv->num_frags; nr++) {
560                frag_info = &priv->frag_info[nr];
561                if (length <= frag_info->frag_prefix_size)
562                        break;
563                if (!frags[nr].page)
564                        goto fail;
565
566                dma = be64_to_cpu(rx_desc->data[nr].addr);
567                dma_sync_single_for_cpu(priv->ddev, dma, frag_info->frag_size,
568                                        DMA_FROM_DEVICE);
569
570                /* Save page reference in skb */
571                __skb_frag_set_page(&skb_frags_rx[nr], frags[nr].page);
572                skb_frag_size_set(&skb_frags_rx[nr], frag_info->frag_size);
573                skb_frags_rx[nr].page_offset = frags[nr].page_offset;
574                skb->truesize += frag_info->frag_stride;
575                frags[nr].page = NULL;
576        }
577        /* Adjust size of last fragment to match actual length */
578        if (nr > 0)
579                skb_frag_size_set(&skb_frags_rx[nr - 1],
580                        length - priv->frag_info[nr - 1].frag_prefix_size);
581        return nr;
582
583fail:
584        while (nr > 0) {
585                nr--;
586                __skb_frag_unref(&skb_frags_rx[nr]);
587        }
588        return 0;
589}
590
591
592static struct sk_buff *mlx4_en_rx_skb(struct mlx4_en_priv *priv,
593                                      struct mlx4_en_rx_desc *rx_desc,
594                                      struct mlx4_en_rx_alloc *frags,
595                                      unsigned int length)
596{
597        struct sk_buff *skb;
598        void *va;
599        int used_frags;
600        dma_addr_t dma;
601
602        skb = netdev_alloc_skb(priv->dev, SMALL_PACKET_SIZE + NET_IP_ALIGN);
603        if (!skb) {
604                en_dbg(RX_ERR, priv, "Failed allocating skb\n");
605                return NULL;
606        }
607        skb_reserve(skb, NET_IP_ALIGN);
608        skb->len = length;
609
610        /* Get pointer to first fragment so we could copy the headers into the
611         * (linear part of the) skb */
612        va = page_address(frags[0].page) + frags[0].page_offset;
613
614        if (length <= SMALL_PACKET_SIZE) {
615                /* We are copying all relevant data to the skb - temporarily
616                 * sync buffers for the copy */
617                dma = be64_to_cpu(rx_desc->data[0].addr);
618                dma_sync_single_for_cpu(priv->ddev, dma, length,
619                                        DMA_FROM_DEVICE);
620                skb_copy_to_linear_data(skb, va, length);
621                skb->tail += length;
622        } else {
623                unsigned int pull_len;
624
625                /* Move relevant fragments to skb */
626                used_frags = mlx4_en_complete_rx_desc(priv, rx_desc, frags,
627                                                        skb, length);
628                if (unlikely(!used_frags)) {
629                        kfree_skb(skb);
630                        return NULL;
631                }
632                skb_shinfo(skb)->nr_frags = used_frags;
633
634                pull_len = eth_get_headlen(va, SMALL_PACKET_SIZE);
635                /* Copy headers into the skb linear buffer */
636                memcpy(skb->data, va, pull_len);
637                skb->tail += pull_len;
638
639                /* Skip headers in first fragment */
640                skb_shinfo(skb)->frags[0].page_offset += pull_len;
641
642                /* Adjust size of first fragment */
643                skb_frag_size_sub(&skb_shinfo(skb)->frags[0], pull_len);
644                skb->data_len = length - pull_len;
645        }
646        return skb;
647}
648
649static void validate_loopback(struct mlx4_en_priv *priv, struct sk_buff *skb)
650{
651        int i;
652        int offset = ETH_HLEN;
653
654        for (i = 0; i < MLX4_LOOPBACK_TEST_PAYLOAD; i++, offset++) {
655                if (*(skb->data + offset) != (unsigned char) (i & 0xff))
656                        goto out_loopback;
657        }
658        /* Loopback found */
659        priv->loopback_ok = 1;
660
661out_loopback:
662        dev_kfree_skb_any(skb);
663}
664
665static void mlx4_en_refill_rx_buffers(struct mlx4_en_priv *priv,
666                                     struct mlx4_en_rx_ring *ring)
667{
668        int index = ring->prod & ring->size_mask;
669
670        while ((u32) (ring->prod - ring->cons) < ring->actual_size) {
671                if (mlx4_en_prepare_rx_desc(priv, ring, index,
672                                            GFP_ATOMIC | __GFP_COLD))
673                        break;
674                ring->prod++;
675                index = ring->prod & ring->size_mask;
676        }
677}
678
679/* When hardware doesn't strip the vlan, we need to calculate the checksum
680 * over it and add it to the hardware's checksum calculation
681 */
682static inline __wsum get_fixed_vlan_csum(__wsum hw_checksum,
683                                         struct vlan_hdr *vlanh)
684{
685        return csum_add(hw_checksum, *(__wsum *)vlanh);
686}
687
688/* Although the stack expects checksum which doesn't include the pseudo
689 * header, the HW adds it. To address that, we are subtracting the pseudo
690 * header checksum from the checksum value provided by the HW.
691 */
692static void get_fixed_ipv4_csum(__wsum hw_checksum, struct sk_buff *skb,
693                                struct iphdr *iph)
694{
695        __u16 length_for_csum = 0;
696        __wsum csum_pseudo_header = 0;
697
698        length_for_csum = (be16_to_cpu(iph->tot_len) - (iph->ihl << 2));
699        csum_pseudo_header = csum_tcpudp_nofold(iph->saddr, iph->daddr,
700                                                length_for_csum, iph->protocol, 0);
701        skb->csum = csum_sub(hw_checksum, csum_pseudo_header);
702}
703
704#if IS_ENABLED(CONFIG_IPV6)
705/* In IPv6 packets, besides subtracting the pseudo header checksum,
706 * we also compute/add the IP header checksum which
707 * is not added by the HW.
708 */
709static int get_fixed_ipv6_csum(__wsum hw_checksum, struct sk_buff *skb,
710                               struct ipv6hdr *ipv6h)
711{
712        __wsum csum_pseudo_hdr = 0;
713
714        if (ipv6h->nexthdr == IPPROTO_FRAGMENT || ipv6h->nexthdr == IPPROTO_HOPOPTS)
715                return -1;
716        hw_checksum = csum_add(hw_checksum, (__force __wsum)htons(ipv6h->nexthdr));
717
718        csum_pseudo_hdr = csum_partial(&ipv6h->saddr,
719                                       sizeof(ipv6h->saddr) + sizeof(ipv6h->daddr), 0);
720        csum_pseudo_hdr = csum_add(csum_pseudo_hdr, (__force __wsum)ipv6h->payload_len);
721        csum_pseudo_hdr = csum_add(csum_pseudo_hdr, (__force __wsum)ntohs(ipv6h->nexthdr));
722
723        skb->csum = csum_sub(hw_checksum, csum_pseudo_hdr);
724        skb->csum = csum_add(skb->csum, csum_partial(ipv6h, sizeof(struct ipv6hdr), 0));
725        return 0;
726}
727#endif
728static int check_csum(struct mlx4_cqe *cqe, struct sk_buff *skb, void *va,
729                      netdev_features_t dev_features)
730{
731        __wsum hw_checksum = 0;
732
733        void *hdr = (u8 *)va + sizeof(struct ethhdr);
734
735        hw_checksum = csum_unfold((__force __sum16)cqe->checksum);
736
737        if (cqe->vlan_my_qpn & cpu_to_be32(MLX4_CQE_CVLAN_PRESENT_MASK) &&
738            !(dev_features & NETIF_F_HW_VLAN_CTAG_RX)) {
739                hw_checksum = get_fixed_vlan_csum(hw_checksum, hdr);
740                hdr += sizeof(struct vlan_hdr);
741        }
742
743        if (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPV4))
744                get_fixed_ipv4_csum(hw_checksum, skb, hdr);
745#if IS_ENABLED(CONFIG_IPV6)
746        else if (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPV6))
747                if (get_fixed_ipv6_csum(hw_checksum, skb, hdr))
748                        return -1;
749#endif
750        return 0;
751}
752
753int mlx4_en_process_rx_cq(struct net_device *dev, struct mlx4_en_cq *cq, int budget)
754{
755        struct mlx4_en_priv *priv = netdev_priv(dev);
756        struct mlx4_en_dev *mdev = priv->mdev;
757        struct mlx4_cqe *cqe;
758        struct mlx4_en_rx_ring *ring = priv->rx_ring[cq->ring];
759        struct mlx4_en_rx_alloc *frags;
760        struct mlx4_en_rx_desc *rx_desc;
761        struct sk_buff *skb;
762        int index;
763        int nr;
764        unsigned int length;
765        int polled = 0;
766        int ip_summed;
767        int factor = priv->cqe_factor;
768        u64 timestamp;
769        bool l2_tunnel;
770
771        if (!priv->port_up)
772                return 0;
773
774        if (budget <= 0)
775                return polled;
776
777        /* We assume a 1:1 mapping between CQEs and Rx descriptors, so Rx
778         * descriptor offset can be deduced from the CQE index instead of
779         * reading 'cqe->index' */
780        index = cq->mcq.cons_index & ring->size_mask;
781        cqe = mlx4_en_get_cqe(cq->buf, index, priv->cqe_size) + factor;
782
783        /* Process all completed CQEs */
784        while (XNOR(cqe->owner_sr_opcode & MLX4_CQE_OWNER_MASK,
785                    cq->mcq.cons_index & cq->size)) {
786
787                frags = ring->rx_info + (index << priv->log_rx_info);
788                rx_desc = ring->buf + (index << ring->log_stride);
789
790                /*
791                 * make sure we read the CQE after we read the ownership bit
792                 */
793                dma_rmb();
794
795                /* Drop packet on bad receive or bad checksum */
796                if (unlikely((cqe->owner_sr_opcode & MLX4_CQE_OPCODE_MASK) ==
797                                                MLX4_CQE_OPCODE_ERROR)) {
798                        en_err(priv, "CQE completed in error - vendor syndrom:%d syndrom:%d\n",
799                               ((struct mlx4_err_cqe *)cqe)->vendor_err_syndrome,
800                               ((struct mlx4_err_cqe *)cqe)->syndrome);
801                        goto next;
802                }
803                if (unlikely(cqe->badfcs_enc & MLX4_CQE_BAD_FCS)) {
804                        en_dbg(RX_ERR, priv, "Accepted frame with bad FCS\n");
805                        goto next;
806                }
807
808                /* Check if we need to drop the packet if SRIOV is not enabled
809                 * and not performing the selftest or flb disabled
810                 */
811                if (priv->flags & MLX4_EN_FLAG_RX_FILTER_NEEDED) {
812                        struct ethhdr *ethh;
813                        dma_addr_t dma;
814                        /* Get pointer to first fragment since we haven't
815                         * skb yet and cast it to ethhdr struct
816                         */
817                        dma = be64_to_cpu(rx_desc->data[0].addr);
818                        dma_sync_single_for_cpu(priv->ddev, dma, sizeof(*ethh),
819                                                DMA_FROM_DEVICE);
820                        ethh = (struct ethhdr *)(page_address(frags[0].page) +
821                                                 frags[0].page_offset);
822
823                        if (is_multicast_ether_addr(ethh->h_dest)) {
824                                struct mlx4_mac_entry *entry;
825                                struct hlist_head *bucket;
826                                unsigned int mac_hash;
827
828                                /* Drop the packet, since HW loopback-ed it */
829                                mac_hash = ethh->h_source[MLX4_EN_MAC_HASH_IDX];
830                                bucket = &priv->mac_hash[mac_hash];
831                                rcu_read_lock();
832                                hlist_for_each_entry_rcu(entry, bucket, hlist) {
833                                        if (ether_addr_equal_64bits(entry->mac,
834                                                                    ethh->h_source)) {
835                                                rcu_read_unlock();
836                                                goto next;
837                                        }
838                                }
839                                rcu_read_unlock();
840                        }
841                }
842
843                /*
844                 * Packet is OK - process it.
845                 */
846                length = be32_to_cpu(cqe->byte_cnt);
847                length -= ring->fcs_del;
848                ring->bytes += length;
849                ring->packets++;
850                l2_tunnel = (dev->hw_enc_features & NETIF_F_RXCSUM) &&
851                        (cqe->vlan_my_qpn & cpu_to_be32(MLX4_CQE_L2_TUNNEL));
852
853                if (likely(dev->features & NETIF_F_RXCSUM)) {
854                        if (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_TCP |
855                                                      MLX4_CQE_STATUS_UDP)) {
856                                if ((cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPOK)) &&
857                                    cqe->checksum == cpu_to_be16(0xffff)) {
858                                        ip_summed = CHECKSUM_UNNECESSARY;
859                                        ring->csum_ok++;
860                                } else {
861                                        ip_summed = CHECKSUM_NONE;
862                                        ring->csum_none++;
863                                }
864                        } else {
865                                if (priv->flags & MLX4_EN_FLAG_RX_CSUM_NON_TCP_UDP &&
866                                    (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPV4 |
867                                                               MLX4_CQE_STATUS_IPV6))) {
868                                        ip_summed = CHECKSUM_COMPLETE;
869                                        ring->csum_complete++;
870                                } else {
871                                        ip_summed = CHECKSUM_NONE;
872                                        ring->csum_none++;
873                                }
874                        }
875                } else {
876                        ip_summed = CHECKSUM_NONE;
877                        ring->csum_none++;
878                }
879
880                /* This packet is eligible for GRO if it is:
881                 * - DIX Ethernet (type interpretation)
882                 * - TCP/IP (v4)
883                 * - without IP options
884                 * - not an IP fragment
885                 * - no LLS polling in progress
886                 */
887                if (!mlx4_en_cq_busy_polling(cq) &&
888                    (dev->features & NETIF_F_GRO)) {
889                        struct sk_buff *gro_skb = napi_get_frags(&cq->napi);
890                        if (!gro_skb)
891                                goto next;
892
893                        nr = mlx4_en_complete_rx_desc(priv,
894                                rx_desc, frags, gro_skb,
895                                length);
896                        if (!nr)
897                                goto next;
898
899                        if (ip_summed == CHECKSUM_COMPLETE) {
900                                void *va = skb_frag_address(skb_shinfo(gro_skb)->frags);
901                                if (check_csum(cqe, gro_skb, va,
902                                               dev->features)) {
903                                        ip_summed = CHECKSUM_NONE;
904                                        ring->csum_none++;
905                                        ring->csum_complete--;
906                                }
907                        }
908
909                        skb_shinfo(gro_skb)->nr_frags = nr;
910                        gro_skb->len = length;
911                        gro_skb->data_len = length;
912                        gro_skb->ip_summed = ip_summed;
913
914                        if (l2_tunnel && ip_summed == CHECKSUM_UNNECESSARY)
915                                gro_skb->csum_level = 1;
916
917                        if ((cqe->vlan_my_qpn &
918                            cpu_to_be32(MLX4_CQE_CVLAN_PRESENT_MASK)) &&
919                            (dev->features & NETIF_F_HW_VLAN_CTAG_RX)) {
920                                u16 vid = be16_to_cpu(cqe->sl_vid);
921
922                                __vlan_hwaccel_put_tag(gro_skb, htons(ETH_P_8021Q), vid);
923                        } else if ((be32_to_cpu(cqe->vlan_my_qpn) &
924                                  MLX4_CQE_SVLAN_PRESENT_MASK) &&
925                                 (dev->features & NETIF_F_HW_VLAN_STAG_RX)) {
926                                __vlan_hwaccel_put_tag(gro_skb,
927                                                       htons(ETH_P_8021AD),
928                                                       be16_to_cpu(cqe->sl_vid));
929                        }
930
931                        if (dev->features & NETIF_F_RXHASH)
932                                skb_set_hash(gro_skb,
933                                             be32_to_cpu(cqe->immed_rss_invalid),
934                                             (ip_summed == CHECKSUM_UNNECESSARY) ?
935                                                PKT_HASH_TYPE_L4 :
936                                                PKT_HASH_TYPE_L3);
937
938                        skb_record_rx_queue(gro_skb, cq->ring);
939                        skb_mark_napi_id(gro_skb, &cq->napi);
940
941                        if (ring->hwtstamp_rx_filter == HWTSTAMP_FILTER_ALL) {
942                                timestamp = mlx4_en_get_cqe_ts(cqe);
943                                mlx4_en_fill_hwtstamps(mdev,
944                                                       skb_hwtstamps(gro_skb),
945                                                       timestamp);
946                        }
947
948                        napi_gro_frags(&cq->napi);
949                        goto next;
950                }
951
952                /* GRO not possible, complete processing here */
953                skb = mlx4_en_rx_skb(priv, rx_desc, frags, length);
954                if (!skb) {
955                        priv->stats.rx_dropped++;
956                        goto next;
957                }
958
959                if (unlikely(priv->validate_loopback)) {
960                        validate_loopback(priv, skb);
961                        goto next;
962                }
963
964                if (ip_summed == CHECKSUM_COMPLETE) {
965                        if (check_csum(cqe, skb, skb->data, dev->features)) {
966                                ip_summed = CHECKSUM_NONE;
967                                ring->csum_complete--;
968                                ring->csum_none++;
969                        }
970                }
971
972                skb->ip_summed = ip_summed;
973                skb->protocol = eth_type_trans(skb, dev);
974                skb_record_rx_queue(skb, cq->ring);
975
976                if (l2_tunnel && ip_summed == CHECKSUM_UNNECESSARY)
977                        skb->csum_level = 1;
978
979                if (dev->features & NETIF_F_RXHASH)
980                        skb_set_hash(skb,
981                                     be32_to_cpu(cqe->immed_rss_invalid),
982                                     (ip_summed == CHECKSUM_UNNECESSARY) ?
983                                        PKT_HASH_TYPE_L4 :
984                                        PKT_HASH_TYPE_L3);
985
986                if ((be32_to_cpu(cqe->vlan_my_qpn) &
987                    MLX4_CQE_CVLAN_PRESENT_MASK) &&
988                    (dev->features & NETIF_F_HW_VLAN_CTAG_RX))
989                        __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021Q), be16_to_cpu(cqe->sl_vid));
990                else if ((be32_to_cpu(cqe->vlan_my_qpn) &
991                          MLX4_CQE_SVLAN_PRESENT_MASK) &&
992                         (dev->features & NETIF_F_HW_VLAN_STAG_RX))
993                        __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021AD),
994                                               be16_to_cpu(cqe->sl_vid));
995
996                if (ring->hwtstamp_rx_filter == HWTSTAMP_FILTER_ALL) {
997                        timestamp = mlx4_en_get_cqe_ts(cqe);
998                        mlx4_en_fill_hwtstamps(mdev, skb_hwtstamps(skb),
999                                               timestamp);
1000                }
1001
1002                skb_mark_napi_id(skb, &cq->napi);
1003
1004                if (!mlx4_en_cq_busy_polling(cq))
1005                        napi_gro_receive(&cq->napi, skb);
1006                else
1007                        netif_receive_skb(skb);
1008
1009next:
1010                for (nr = 0; nr < priv->num_frags; nr++)
1011                        mlx4_en_free_frag(priv, frags, nr);
1012
1013                ++cq->mcq.cons_index;
1014                index = (cq->mcq.cons_index) & ring->size_mask;
1015                cqe = mlx4_en_get_cqe(cq->buf, index, priv->cqe_size) + factor;
1016                if (++polled == budget)
1017                        goto out;
1018        }
1019
1020out:
1021        AVG_PERF_COUNTER(priv->pstats.rx_coal_avg, polled);
1022        mlx4_cq_set_ci(&cq->mcq);
1023        wmb(); /* ensure HW sees CQ consumer before we post new buffers */
1024        ring->cons = cq->mcq.cons_index;
1025        mlx4_en_refill_rx_buffers(priv, ring);
1026        mlx4_en_update_rx_prod_db(ring);
1027        return polled;
1028}
1029
1030
1031void mlx4_en_rx_irq(struct mlx4_cq *mcq)
1032{
1033        struct mlx4_en_cq *cq = container_of(mcq, struct mlx4_en_cq, mcq);
1034        struct mlx4_en_priv *priv = netdev_priv(cq->dev);
1035
1036        if (likely(priv->port_up))
1037                napi_schedule_irqoff(&cq->napi);
1038        else
1039                mlx4_en_arm_cq(priv, cq);
1040}
1041
1042/* Rx CQ polling - called by NAPI */
1043int mlx4_en_poll_rx_cq(struct napi_struct *napi, int budget)
1044{
1045        struct mlx4_en_cq *cq = container_of(napi, struct mlx4_en_cq, napi);
1046        struct net_device *dev = cq->dev;
1047        struct mlx4_en_priv *priv = netdev_priv(dev);
1048        int done;
1049
1050        if (!mlx4_en_cq_lock_napi(cq))
1051                return budget;
1052
1053        done = mlx4_en_process_rx_cq(dev, cq, budget);
1054
1055        mlx4_en_cq_unlock_napi(cq);
1056
1057        /* If we used up all the quota - we're probably not done yet... */
1058        if (done == budget) {
1059                const struct cpumask *aff;
1060                struct irq_data *idata;
1061                int cpu_curr;
1062
1063                INC_PERF_COUNTER(priv->pstats.napi_quota);
1064
1065                cpu_curr = smp_processor_id();
1066                idata = irq_desc_get_irq_data(cq->irq_desc);
1067                aff = irq_data_get_affinity_mask(idata);
1068
1069                if (likely(cpumask_test_cpu(cpu_curr, aff)))
1070                        return budget;
1071
1072                /* Current cpu is not according to smp_irq_affinity -
1073                 * probably affinity changed. need to stop this NAPI
1074                 * poll, and restart it on the right CPU
1075                 */
1076                done = 0;
1077        }
1078        /* Done for now */
1079        napi_complete_done(napi, done);
1080        mlx4_en_arm_cq(priv, cq);
1081        return done;
1082}
1083
1084static const int frag_sizes[] = {
1085        FRAG_SZ0,
1086        FRAG_SZ1,
1087        FRAG_SZ2,
1088        FRAG_SZ3
1089};
1090
1091void mlx4_en_calc_rx_buf(struct net_device *dev)
1092{
1093        struct mlx4_en_priv *priv = netdev_priv(dev);
1094        /* VLAN_HLEN is added twice,to support skb vlan tagged with multiple
1095         * headers. (For example: ETH_P_8021Q and ETH_P_8021AD).
1096         */
1097        int eff_mtu = dev->mtu + ETH_HLEN + (2 * VLAN_HLEN);
1098        int buf_size = 0;
1099        int i = 0;
1100
1101        while (buf_size < eff_mtu) {
1102                priv->frag_info[i].frag_size =
1103                        (eff_mtu > buf_size + frag_sizes[i]) ?
1104                                frag_sizes[i] : eff_mtu - buf_size;
1105                priv->frag_info[i].frag_prefix_size = buf_size;
1106                priv->frag_info[i].frag_stride =
1107                                ALIGN(priv->frag_info[i].frag_size,
1108                                      SMP_CACHE_BYTES);
1109                buf_size += priv->frag_info[i].frag_size;
1110                i++;
1111        }
1112
1113        priv->num_frags = i;
1114        priv->rx_skb_size = eff_mtu;
1115        priv->log_rx_info = ROUNDUP_LOG2(i * sizeof(struct mlx4_en_rx_alloc));
1116
1117        en_dbg(DRV, priv, "Rx buffer scatter-list (effective-mtu:%d num_frags:%d):\n",
1118               eff_mtu, priv->num_frags);
1119        for (i = 0; i < priv->num_frags; i++) {
1120                en_err(priv,
1121                       "  frag:%d - size:%d prefix:%d stride:%d\n",
1122                       i,
1123                       priv->frag_info[i].frag_size,
1124                       priv->frag_info[i].frag_prefix_size,
1125                       priv->frag_info[i].frag_stride);
1126        }
1127}
1128
1129/* RSS related functions */
1130
1131static int mlx4_en_config_rss_qp(struct mlx4_en_priv *priv, int qpn,
1132                                 struct mlx4_en_rx_ring *ring,
1133                                 enum mlx4_qp_state *state,
1134                                 struct mlx4_qp *qp)
1135{
1136        struct mlx4_en_dev *mdev = priv->mdev;
1137        struct mlx4_qp_context *context;
1138        int err = 0;
1139
1140        context = kmalloc(sizeof(*context), GFP_KERNEL);
1141        if (!context)
1142                return -ENOMEM;
1143
1144        err = mlx4_qp_alloc(mdev->dev, qpn, qp, GFP_KERNEL);
1145        if (err) {
1146                en_err(priv, "Failed to allocate qp #%x\n", qpn);
1147                goto out;
1148        }
1149        qp->event = mlx4_en_sqp_event;
1150
1151        memset(context, 0, sizeof *context);
1152        mlx4_en_fill_qp_context(priv, ring->actual_size, ring->stride, 0, 0,
1153                                qpn, ring->cqn, -1, context);
1154        context->db_rec_addr = cpu_to_be64(ring->wqres.db.dma);
1155
1156        /* Cancel FCS removal if FW allows */
1157        if (mdev->dev->caps.flags & MLX4_DEV_CAP_FLAG_FCS_KEEP) {
1158                context->param3 |= cpu_to_be32(1 << 29);
1159                if (priv->dev->features & NETIF_F_RXFCS)
1160                        ring->fcs_del = 0;
1161                else
1162                        ring->fcs_del = ETH_FCS_LEN;
1163        } else
1164                ring->fcs_del = 0;
1165
1166        err = mlx4_qp_to_ready(mdev->dev, &ring->wqres.mtt, context, qp, state);
1167        if (err) {
1168                mlx4_qp_remove(mdev->dev, qp);
1169                mlx4_qp_free(mdev->dev, qp);
1170        }
1171        mlx4_en_update_rx_prod_db(ring);
1172out:
1173        kfree(context);
1174        return err;
1175}
1176
1177int mlx4_en_create_drop_qp(struct mlx4_en_priv *priv)
1178{
1179        int err;
1180        u32 qpn;
1181
1182        err = mlx4_qp_reserve_range(priv->mdev->dev, 1, 1, &qpn,
1183                                    MLX4_RESERVE_A0_QP);
1184        if (err) {
1185                en_err(priv, "Failed reserving drop qpn\n");
1186                return err;
1187        }
1188        err = mlx4_qp_alloc(priv->mdev->dev, qpn, &priv->drop_qp, GFP_KERNEL);
1189        if (err) {
1190                en_err(priv, "Failed allocating drop qp\n");
1191                mlx4_qp_release_range(priv->mdev->dev, qpn, 1);
1192                return err;
1193        }
1194
1195        return 0;
1196}
1197
1198void mlx4_en_destroy_drop_qp(struct mlx4_en_priv *priv)
1199{
1200        u32 qpn;
1201
1202        qpn = priv->drop_qp.qpn;
1203        mlx4_qp_remove(priv->mdev->dev, &priv->drop_qp);
1204        mlx4_qp_free(priv->mdev->dev, &priv->drop_qp);
1205        mlx4_qp_release_range(priv->mdev->dev, qpn, 1);
1206}
1207
1208/* Allocate rx qp's and configure them according to rss map */
1209int mlx4_en_config_rss_steer(struct mlx4_en_priv *priv)
1210{
1211        struct mlx4_en_dev *mdev = priv->mdev;
1212        struct mlx4_en_rss_map *rss_map = &priv->rss_map;
1213        struct mlx4_qp_context context;
1214        struct mlx4_rss_context *rss_context;
1215        int rss_rings;
1216        void *ptr;
1217        u8 rss_mask = (MLX4_RSS_IPV4 | MLX4_RSS_TCP_IPV4 | MLX4_RSS_IPV6 |
1218                        MLX4_RSS_TCP_IPV6);
1219        int i, qpn;
1220        int err = 0;
1221        int good_qps = 0;
1222
1223        en_dbg(DRV, priv, "Configuring rss steering\n");
1224        err = mlx4_qp_reserve_range(mdev->dev, priv->rx_ring_num,
1225                                    priv->rx_ring_num,
1226                                    &rss_map->base_qpn, 0);
1227        if (err) {
1228                en_err(priv, "Failed reserving %d qps\n", priv->rx_ring_num);
1229                return err;
1230        }
1231
1232        for (i = 0; i < priv->rx_ring_num; i++) {
1233                qpn = rss_map->base_qpn + i;
1234                err = mlx4_en_config_rss_qp(priv, qpn, priv->rx_ring[i],
1235                                            &rss_map->state[i],
1236                                            &rss_map->qps[i]);
1237                if (err)
1238                        goto rss_err;
1239
1240                ++good_qps;
1241        }
1242
1243        /* Configure RSS indirection qp */
1244        err = mlx4_qp_alloc(mdev->dev, priv->base_qpn, &rss_map->indir_qp, GFP_KERNEL);
1245        if (err) {
1246                en_err(priv, "Failed to allocate RSS indirection QP\n");
1247                goto rss_err;
1248        }
1249        rss_map->indir_qp.event = mlx4_en_sqp_event;
1250        mlx4_en_fill_qp_context(priv, 0, 0, 0, 1, priv->base_qpn,
1251                                priv->rx_ring[0]->cqn, -1, &context);
1252
1253        if (!priv->prof->rss_rings || priv->prof->rss_rings > priv->rx_ring_num)
1254                rss_rings = priv->rx_ring_num;
1255        else
1256                rss_rings = priv->prof->rss_rings;
1257
1258        ptr = ((void *) &context) + offsetof(struct mlx4_qp_context, pri_path)
1259                                        + MLX4_RSS_OFFSET_IN_QPC_PRI_PATH;
1260        rss_context = ptr;
1261        rss_context->base_qpn = cpu_to_be32(ilog2(rss_rings) << 24 |
1262                                            (rss_map->base_qpn));
1263        rss_context->default_qpn = cpu_to_be32(rss_map->base_qpn);
1264        if (priv->mdev->profile.udp_rss) {
1265                rss_mask |=  MLX4_RSS_UDP_IPV4 | MLX4_RSS_UDP_IPV6;
1266                rss_context->base_qpn_udp = rss_context->default_qpn;
1267        }
1268
1269        if (mdev->dev->caps.tunnel_offload_mode == MLX4_TUNNEL_OFFLOAD_MODE_VXLAN) {
1270                en_info(priv, "Setting RSS context tunnel type to RSS on inner headers\n");
1271                rss_mask |= MLX4_RSS_BY_INNER_HEADERS;
1272        }
1273
1274        rss_context->flags = rss_mask;
1275        rss_context->hash_fn = MLX4_RSS_HASH_TOP;
1276        if (priv->rss_hash_fn == ETH_RSS_HASH_XOR) {
1277                rss_context->hash_fn = MLX4_RSS_HASH_XOR;
1278        } else if (priv->rss_hash_fn == ETH_RSS_HASH_TOP) {
1279                rss_context->hash_fn = MLX4_RSS_HASH_TOP;
1280                memcpy(rss_context->rss_key, priv->rss_key,
1281                       MLX4_EN_RSS_KEY_SIZE);
1282        } else {
1283                en_err(priv, "Unknown RSS hash function requested\n");
1284                err = -EINVAL;
1285                goto indir_err;
1286        }
1287        err = mlx4_qp_to_ready(mdev->dev, &priv->res.mtt, &context,
1288                               &rss_map->indir_qp, &rss_map->indir_state);
1289        if (err)
1290                goto indir_err;
1291
1292        return 0;
1293
1294indir_err:
1295        mlx4_qp_modify(mdev->dev, NULL, rss_map->indir_state,
1296                       MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->indir_qp);
1297        mlx4_qp_remove(mdev->dev, &rss_map->indir_qp);
1298        mlx4_qp_free(mdev->dev, &rss_map->indir_qp);
1299rss_err:
1300        for (i = 0; i < good_qps; i++) {
1301                mlx4_qp_modify(mdev->dev, NULL, rss_map->state[i],
1302                               MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->qps[i]);
1303                mlx4_qp_remove(mdev->dev, &rss_map->qps[i]);
1304                mlx4_qp_free(mdev->dev, &rss_map->qps[i]);
1305        }
1306        mlx4_qp_release_range(mdev->dev, rss_map->base_qpn, priv->rx_ring_num);
1307        return err;
1308}
1309
1310void mlx4_en_release_rss_steer(struct mlx4_en_priv *priv)
1311{
1312        struct mlx4_en_dev *mdev = priv->mdev;
1313        struct mlx4_en_rss_map *rss_map = &priv->rss_map;
1314        int i;
1315
1316        mlx4_qp_modify(mdev->dev, NULL, rss_map->indir_state,
1317                       MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->indir_qp);
1318        mlx4_qp_remove(mdev->dev, &rss_map->indir_qp);
1319        mlx4_qp_free(mdev->dev, &rss_map->indir_qp);
1320
1321        for (i = 0; i < priv->rx_ring_num; i++) {
1322                mlx4_qp_modify(mdev->dev, NULL, rss_map->state[i],
1323                               MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->qps[i]);
1324                mlx4_qp_remove(mdev->dev, &rss_map->qps[i]);
1325                mlx4_qp_free(mdev->dev, &rss_map->qps[i]);
1326        }
1327        mlx4_qp_release_range(mdev->dev, rss_map->base_qpn, priv->rx_ring_num);
1328}
Note: See TracBrowser for help on using the repository browser.