source: src/linux/universal/linux-4.9/drivers/gpu/drm/nouveau/nvkm/engine/disp/nv50.c @ 31885

Last change on this file since 31885 was 31885, checked in by brainslayer, 4 months ago

update

File size: 26.0 KB
Line 
1/*
2 * Copyright 2012 Red Hat Inc.
3 *
4 * Permission is hereby granted, free of charge, to any person obtaining a
5 * copy of this software and associated documentation files (the "Software"),
6 * to deal in the Software without restriction, including without limitation
7 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8 * and/or sell copies of the Software, and to permit persons to whom the
9 * Software is furnished to do so, subject to the following conditions:
10 *
11 * The above copyright notice and this permission notice shall be included in
12 * all copies or substantial portions of the Software.
13 *
14 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
15 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
16 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
17 * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
18 * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
19 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
20 * OTHER DEALINGS IN THE SOFTWARE.
21 *
22 * Authors: Ben Skeggs
23 */
24#include "nv50.h"
25#include "rootnv50.h"
26
27#include <core/client.h>
28#include <core/enum.h>
29#include <core/gpuobj.h>
30#include <subdev/bios.h>
31#include <subdev/bios/disp.h>
32#include <subdev/bios/init.h>
33#include <subdev/bios/pll.h>
34#include <subdev/devinit.h>
35#include <subdev/timer.h>
36
37static const struct nvkm_disp_oclass *
38nv50_disp_root_(struct nvkm_disp *base)
39{
40        return nv50_disp(base)->func->root;
41}
42
43static int
44nv50_disp_outp_internal_crt_(struct nvkm_disp *base, int index,
45                             struct dcb_output *dcb, struct nvkm_output **poutp)
46{
47        struct nv50_disp *disp = nv50_disp(base);
48        return disp->func->outp.internal.crt(base, index, dcb, poutp);
49}
50
51static int
52nv50_disp_outp_internal_tmds_(struct nvkm_disp *base, int index,
53                              struct dcb_output *dcb,
54                              struct nvkm_output **poutp)
55{
56        struct nv50_disp *disp = nv50_disp(base);
57        return disp->func->outp.internal.tmds(base, index, dcb, poutp);
58}
59
60static int
61nv50_disp_outp_internal_lvds_(struct nvkm_disp *base, int index,
62                              struct dcb_output *dcb,
63                              struct nvkm_output **poutp)
64{
65        struct nv50_disp *disp = nv50_disp(base);
66        return disp->func->outp.internal.lvds(base, index, dcb, poutp);
67}
68
69static int
70nv50_disp_outp_internal_dp_(struct nvkm_disp *base, int index,
71                            struct dcb_output *dcb, struct nvkm_output **poutp)
72{
73        struct nv50_disp *disp = nv50_disp(base);
74        if (disp->func->outp.internal.dp)
75                return disp->func->outp.internal.dp(base, index, dcb, poutp);
76        return -ENODEV;
77}
78
79static int
80nv50_disp_outp_external_tmds_(struct nvkm_disp *base, int index,
81                              struct dcb_output *dcb,
82                              struct nvkm_output **poutp)
83{
84        struct nv50_disp *disp = nv50_disp(base);
85        if (disp->func->outp.external.tmds)
86                return disp->func->outp.external.tmds(base, index, dcb, poutp);
87        return -ENODEV;
88}
89
90static int
91nv50_disp_outp_external_dp_(struct nvkm_disp *base, int index,
92                            struct dcb_output *dcb, struct nvkm_output **poutp)
93{
94        struct nv50_disp *disp = nv50_disp(base);
95        if (disp->func->outp.external.dp)
96                return disp->func->outp.external.dp(base, index, dcb, poutp);
97        return -ENODEV;
98}
99
100static void
101nv50_disp_vblank_fini_(struct nvkm_disp *base, int head)
102{
103        struct nv50_disp *disp = nv50_disp(base);
104        disp->func->head.vblank_fini(disp, head);
105}
106
107static void
108nv50_disp_vblank_init_(struct nvkm_disp *base, int head)
109{
110        struct nv50_disp *disp = nv50_disp(base);
111        disp->func->head.vblank_init(disp, head);
112}
113
114static void
115nv50_disp_intr_(struct nvkm_disp *base)
116{
117        struct nv50_disp *disp = nv50_disp(base);
118        disp->func->intr(disp);
119}
120
121static void *
122nv50_disp_dtor_(struct nvkm_disp *base)
123{
124        struct nv50_disp *disp = nv50_disp(base);
125        nvkm_event_fini(&disp->uevent);
126        return disp;
127}
128
129static const struct nvkm_disp_func
130nv50_disp_ = {
131        .dtor = nv50_disp_dtor_,
132        .intr = nv50_disp_intr_,
133        .root = nv50_disp_root_,
134        .outp.internal.crt = nv50_disp_outp_internal_crt_,
135        .outp.internal.tmds = nv50_disp_outp_internal_tmds_,
136        .outp.internal.lvds = nv50_disp_outp_internal_lvds_,
137        .outp.internal.dp = nv50_disp_outp_internal_dp_,
138        .outp.external.tmds = nv50_disp_outp_external_tmds_,
139        .outp.external.dp = nv50_disp_outp_external_dp_,
140        .head.vblank_init = nv50_disp_vblank_init_,
141        .head.vblank_fini = nv50_disp_vblank_fini_,
142};
143
144int
145nv50_disp_new_(const struct nv50_disp_func *func, struct nvkm_device *device,
146               int index, int heads, struct nvkm_disp **pdisp)
147{
148        struct nv50_disp *disp;
149        int ret;
150
151        if (!(disp = kzalloc(sizeof(*disp), GFP_KERNEL)))
152                return -ENOMEM;
153        INIT_WORK(&disp->supervisor, func->super);
154        disp->func = func;
155        *pdisp = &disp->base;
156
157        ret = nvkm_disp_ctor(&nv50_disp_, device, index, heads, &disp->base);
158        if (ret)
159                return ret;
160
161        return nvkm_event_init(func->uevent, 1, 1 + (heads * 4), &disp->uevent);
162}
163
164void
165nv50_disp_vblank_fini(struct nv50_disp *disp, int head)
166{
167        struct nvkm_device *device = disp->base.engine.subdev.device;
168        nvkm_mask(device, 0x61002c, (4 << head), 0);
169}
170
171void
172nv50_disp_vblank_init(struct nv50_disp *disp, int head)
173{
174        struct nvkm_device *device = disp->base.engine.subdev.device;
175        nvkm_mask(device, 0x61002c, (4 << head), (4 << head));
176}
177
178static const struct nvkm_enum
179nv50_disp_intr_error_type[] = {
180        { 3, "ILLEGAL_MTHD" },
181        { 4, "INVALID_VALUE" },
182        { 5, "INVALID_STATE" },
183        { 7, "INVALID_HANDLE" },
184        {}
185};
186
187static const struct nvkm_enum
188nv50_disp_intr_error_code[] = {
189        { 0x00, "" },
190        {}
191};
192
193static void
194nv50_disp_intr_error(struct nv50_disp *disp, int chid)
195{
196        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
197        struct nvkm_device *device = subdev->device;
198        u32 data = nvkm_rd32(device, 0x610084 + (chid * 0x08));
199        u32 addr = nvkm_rd32(device, 0x610080 + (chid * 0x08));
200        u32 code = (addr & 0x00ff0000) >> 16;
201        u32 type = (addr & 0x00007000) >> 12;
202        u32 mthd = (addr & 0x00000ffc);
203        const struct nvkm_enum *ec, *et;
204
205        et = nvkm_enum_find(nv50_disp_intr_error_type, type);
206        ec = nvkm_enum_find(nv50_disp_intr_error_code, code);
207
208        nvkm_error(subdev,
209                   "ERROR %d [%s] %02x [%s] chid %d mthd %04x data %08x\n",
210                   type, et ? et->name : "", code, ec ? ec->name : "",
211                   chid, mthd, data);
212
213        if (chid < ARRAY_SIZE(disp->chan)) {
214                switch (mthd) {
215                case 0x0080:
216                        nv50_disp_chan_mthd(disp->chan[chid], NV_DBG_ERROR);
217                        break;
218                default:
219                        break;
220                }
221        }
222
223        nvkm_wr32(device, 0x610020, 0x00010000 << chid);
224        nvkm_wr32(device, 0x610080 + (chid * 0x08), 0x90000000);
225}
226
227static struct nvkm_output *
228exec_lookup(struct nv50_disp *disp, int head, int or, u32 ctrl,
229            u32 *data, u8 *ver, u8 *hdr, u8 *cnt, u8 *len,
230            struct nvbios_outp *info)
231{
232        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
233        struct nvkm_bios *bios = subdev->device->bios;
234        struct nvkm_output *outp;
235        u16 mask, type;
236
237        if (or < 4) {
238                type = DCB_OUTPUT_ANALOG;
239                mask = 0;
240        } else
241        if (or < 8) {
242                switch (ctrl & 0x00000f00) {
243                case 0x00000000: type = DCB_OUTPUT_LVDS; mask = 1; break;
244                case 0x00000100: type = DCB_OUTPUT_TMDS; mask = 1; break;
245                case 0x00000200: type = DCB_OUTPUT_TMDS; mask = 2; break;
246                case 0x00000500: type = DCB_OUTPUT_TMDS; mask = 3; break;
247                case 0x00000800: type = DCB_OUTPUT_DP; mask = 1; break;
248                case 0x00000900: type = DCB_OUTPUT_DP; mask = 2; break;
249                default:
250                        nvkm_error(subdev, "unknown SOR mc %08x\n", ctrl);
251                        return NULL;
252                }
253                or  -= 4;
254        } else {
255                or   = or - 8;
256                type = 0x0010;
257                mask = 0;
258                switch (ctrl & 0x00000f00) {
259                case 0x00000000: type |= disp->pior.type[or]; break;
260                default:
261                        nvkm_error(subdev, "unknown PIOR mc %08x\n", ctrl);
262                        return NULL;
263                }
264        }
265
266        mask  = 0x00c0 & (mask << 6);
267        mask |= 0x0001 << or;
268        mask |= 0x0100 << head;
269
270        list_for_each_entry(outp, &disp->base.outp, head) {
271                if ((outp->info.hasht & 0xff) == type &&
272                    (outp->info.hashm & mask) == mask) {
273                        *data = nvbios_outp_match(bios, outp->info.hasht, mask,
274                                                  ver, hdr, cnt, len, info);
275                        if (!*data)
276                                return NULL;
277                        return outp;
278                }
279        }
280
281        return NULL;
282}
283
284static struct nvkm_output *
285exec_script(struct nv50_disp *disp, int head, int id)
286{
287        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
288        struct nvkm_device *device = subdev->device;
289        struct nvkm_bios *bios = device->bios;
290        struct nvkm_output *outp;
291        struct nvbios_outp info;
292        u8  ver, hdr, cnt, len;
293        u32 data, ctrl = 0;
294        u32 reg;
295        int i;
296
297        /* DAC */
298        for (i = 0; !(ctrl & (1 << head)) && i < disp->func->dac.nr; i++)
299                ctrl = nvkm_rd32(device, 0x610b5c + (i * 8));
300
301        /* SOR */
302        if (!(ctrl & (1 << head))) {
303                if (device->chipset  < 0x90 ||
304                    device->chipset == 0x92 ||
305                    device->chipset == 0xa0) {
306                        reg = 0x610b74;
307                } else {
308                        reg = 0x610798;
309                }
310                for (i = 0; !(ctrl & (1 << head)) && i < disp->func->sor.nr; i++)
311                        ctrl = nvkm_rd32(device, reg + (i * 8));
312                i += 4;
313        }
314
315        /* PIOR */
316        if (!(ctrl & (1 << head))) {
317                for (i = 0; !(ctrl & (1 << head)) && i < disp->func->pior.nr; i++)
318                        ctrl = nvkm_rd32(device, 0x610b84 + (i * 8));
319                i += 8;
320        }
321
322        if (!(ctrl & (1 << head)))
323                return NULL;
324        i--;
325
326        outp = exec_lookup(disp, head, i, ctrl, &data, &ver, &hdr, &cnt, &len, &info);
327        if (outp) {
328                struct nvbios_init init = {
329                        .subdev = subdev,
330                        .bios = bios,
331                        .offset = info.script[id],
332                        .outp = &outp->info,
333                        .crtc = head,
334                        .execute = 1,
335                };
336
337                nvbios_exec(&init);
338        }
339
340        return outp;
341}
342
343static struct nvkm_output *
344exec_clkcmp(struct nv50_disp *disp, int head, int id, u32 pclk, u32 *conf)
345{
346        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
347        struct nvkm_device *device = subdev->device;
348        struct nvkm_bios *bios = device->bios;
349        struct nvkm_output *outp;
350        struct nvbios_outp info1;
351        struct nvbios_ocfg info2;
352        u8  ver, hdr, cnt, len;
353        u32 data, ctrl = 0;
354        u32 reg;
355        int i;
356
357        /* DAC */
358        for (i = 0; !(ctrl & (1 << head)) && i < disp->func->dac.nr; i++)
359                ctrl = nvkm_rd32(device, 0x610b58 + (i * 8));
360
361        /* SOR */
362        if (!(ctrl & (1 << head))) {
363                if (device->chipset  < 0x90 ||
364                    device->chipset == 0x92 ||
365                    device->chipset == 0xa0) {
366                        reg = 0x610b70;
367                } else {
368                        reg = 0x610794;
369                }
370                for (i = 0; !(ctrl & (1 << head)) && i < disp->func->sor.nr; i++)
371                        ctrl = nvkm_rd32(device, reg + (i * 8));
372                i += 4;
373        }
374
375        /* PIOR */
376        if (!(ctrl & (1 << head))) {
377                for (i = 0; !(ctrl & (1 << head)) && i < disp->func->pior.nr; i++)
378                        ctrl = nvkm_rd32(device, 0x610b80 + (i * 8));
379                i += 8;
380        }
381
382        if (!(ctrl & (1 << head)))
383                return NULL;
384        i--;
385
386        outp = exec_lookup(disp, head, i, ctrl, &data, &ver, &hdr, &cnt, &len, &info1);
387        if (!outp)
388                return NULL;
389
390        *conf = (ctrl & 0x00000f00) >> 8;
391        if (outp->info.location == 0) {
392                switch (outp->info.type) {
393                case DCB_OUTPUT_TMDS:
394                        if (*conf == 5)
395                                *conf |= 0x0100;
396                        break;
397                case DCB_OUTPUT_LVDS:
398                        *conf |= disp->sor.lvdsconf;
399                        break;
400                default:
401                        break;
402                }
403        } else {
404                *conf = (ctrl & 0x00000f00) >> 8;
405                pclk = pclk / 2;
406        }
407
408        data = nvbios_ocfg_match(bios, data, *conf & 0xff, *conf >> 8,
409                                 &ver, &hdr, &cnt, &len, &info2);
410        if (data && id < 0xff) {
411                data = nvbios_oclk_match(bios, info2.clkcmp[id], pclk);
412                if (data) {
413                        struct nvbios_init init = {
414                                .subdev = subdev,
415                                .bios = bios,
416                                .offset = data,
417                                .outp = &outp->info,
418                                .crtc = head,
419                                .execute = 1,
420                        };
421
422                        nvbios_exec(&init);
423                }
424        }
425
426        return outp;
427}
428
429static bool
430nv50_disp_dptmds_war(struct nvkm_device *device)
431{
432        switch (device->chipset) {
433        case 0x94:
434        case 0x96:
435        case 0x98:
436                return true;
437        default:
438                break;
439        }
440        return false;
441}
442
443static bool
444nv50_disp_dptmds_war_needed(struct nv50_disp *disp, struct dcb_output *outp)
445{
446        struct nvkm_device *device = disp->base.engine.subdev.device;
447        const u32 soff = __ffs(outp->or) * 0x800;
448        if (nv50_disp_dptmds_war(device) && outp->type == DCB_OUTPUT_TMDS) {
449                switch (nvkm_rd32(device, 0x614300 + soff) & 0x00030000) {
450                case 0x00000000:
451                case 0x00030000:
452                        return true;
453                default:
454                        break;
455                }
456        }
457        return false;
458
459}
460
461static void
462nv50_disp_dptmds_war_2(struct nv50_disp *disp, struct dcb_output *outp)
463{
464        struct nvkm_device *device = disp->base.engine.subdev.device;
465        const u32 soff = __ffs(outp->or) * 0x800;
466
467        if (!nv50_disp_dptmds_war_needed(disp, outp))
468                return;
469
470        nvkm_mask(device, 0x00e840, 0x80000000, 0x80000000);
471        nvkm_mask(device, 0x614300 + soff, 0x03000000, 0x03000000);
472        nvkm_mask(device, 0x61c10c + soff, 0x00000001, 0x00000001);
473
474        nvkm_mask(device, 0x61c00c + soff, 0x0f000000, 0x00000000);
475        nvkm_mask(device, 0x61c008 + soff, 0xff000000, 0x14000000);
476        nvkm_usec(device, 400, NVKM_DELAY);
477        nvkm_mask(device, 0x61c008 + soff, 0xff000000, 0x00000000);
478        nvkm_mask(device, 0x61c00c + soff, 0x0f000000, 0x01000000);
479
480        if (nvkm_rd32(device, 0x61c004 + soff) & 0x00000001) {
481                u32 seqctl = nvkm_rd32(device, 0x61c030 + soff);
482                u32  pu_pc = seqctl & 0x0000000f;
483                nvkm_wr32(device, 0x61c040 + soff + pu_pc * 4, 0x1f008000);
484        }
485}
486
487static void
488nv50_disp_dptmds_war_3(struct nv50_disp *disp, struct dcb_output *outp)
489{
490        struct nvkm_device *device = disp->base.engine.subdev.device;
491        const u32 soff = __ffs(outp->or) * 0x800;
492        u32 sorpwr;
493
494        if (!nv50_disp_dptmds_war_needed(disp, outp))
495                return;
496
497        sorpwr = nvkm_rd32(device, 0x61c004 + soff);
498        if (sorpwr & 0x00000001) {
499                u32 seqctl = nvkm_rd32(device, 0x61c030 + soff);
500                u32  pd_pc = (seqctl & 0x00000f00) >> 8;
501                u32  pu_pc =  seqctl & 0x0000000f;
502
503                nvkm_wr32(device, 0x61c040 + soff + pd_pc * 4, 0x1f008000);
504
505                nvkm_msec(device, 2000,
506                        if (!(nvkm_rd32(device, 0x61c030 + soff) & 0x10000000))
507                                break;
508                );
509                nvkm_mask(device, 0x61c004 + soff, 0x80000001, 0x80000000);
510                nvkm_msec(device, 2000,
511                        if (!(nvkm_rd32(device, 0x61c030 + soff) & 0x10000000))
512                                break;
513                );
514
515                nvkm_wr32(device, 0x61c040 + soff + pd_pc * 4, 0x00002000);
516                nvkm_wr32(device, 0x61c040 + soff + pu_pc * 4, 0x1f000000);
517        }
518
519        nvkm_mask(device, 0x61c10c + soff, 0x00000001, 0x00000000);
520        nvkm_mask(device, 0x614300 + soff, 0x03000000, 0x00000000);
521
522        if (sorpwr & 0x00000001) {
523                nvkm_mask(device, 0x61c004 + soff, 0x80000001, 0x80000001);
524        }
525}
526
527static void
528nv50_disp_update_sppll1(struct nv50_disp *disp)
529{
530        struct nvkm_device *device = disp->base.engine.subdev.device;
531        bool used = false;
532        int sor;
533
534        if (!nv50_disp_dptmds_war(device))
535                return;
536
537        for (sor = 0; sor < disp->func->sor.nr; sor++) {
538                u32 clksor = nvkm_rd32(device, 0x614300 + (sor * 0x800));
539                switch (clksor & 0x03000000) {
540                case 0x02000000:
541                case 0x03000000:
542                        used = true;
543                        break;
544                default:
545                        break;
546                }
547        }
548
549        if (used)
550                return;
551
552        nvkm_mask(device, 0x00e840, 0x80000000, 0x00000000);
553}
554
555static void
556nv50_disp_intr_unk10_0(struct nv50_disp *disp, int head)
557{
558        exec_script(disp, head, 1);
559}
560
561static void
562nv50_disp_intr_unk20_0(struct nv50_disp *disp, int head)
563{
564        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
565        struct nvkm_output *outp = exec_script(disp, head, 2);
566
567        /* the binary driver does this outside of the supervisor handling
568         * (after the third supervisor from a detach).  we (currently?)
569         * allow both detach/attach to happen in the same set of
570         * supervisor interrupts, so it would make sense to execute this
571         * (full power down?) script after all the detach phases of the
572         * supervisor handling.  like with training if needed from the
573         * second supervisor, nvidia doesn't do this, so who knows if it's
574         * entirely safe, but it does appear to work..
575         *
576         * without this script being run, on some configurations i've
577         * seen, switching from DP to TMDS on a DP connector may result
578         * in a blank screen (SOR_PWR off/on can restore it)
579         */
580        if (outp && outp->info.type == DCB_OUTPUT_DP) {
581                struct nvkm_output_dp *outpdp = nvkm_output_dp(outp);
582                struct nvbios_init init = {
583                        .subdev = subdev,
584                        .bios = subdev->device->bios,
585                        .outp = &outp->info,
586                        .crtc = head,
587                        .offset = outpdp->info.script[4],
588                        .execute = 1,
589                };
590
591                nvbios_exec(&init);
592                atomic_set(&outpdp->lt.done, 0);
593        }
594}
595
596static void
597nv50_disp_intr_unk20_1(struct nv50_disp *disp, int head)
598{
599        struct nvkm_device *device = disp->base.engine.subdev.device;
600        struct nvkm_devinit *devinit = device->devinit;
601        u32 pclk = nvkm_rd32(device, 0x610ad0 + (head * 0x540)) & 0x3fffff;
602        if (pclk)
603                nvkm_devinit_pll_set(devinit, PLL_VPLL0 + head, pclk);
604}
605
606static void
607nv50_disp_intr_unk20_2_dp(struct nv50_disp *disp, int head,
608                          struct dcb_output *outp, u32 pclk)
609{
610        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
611        struct nvkm_device *device = subdev->device;
612        const int link = !(outp->sorconf.link & 1);
613        const int   or = ffs(outp->or) - 1;
614        const u32 soff = (  or * 0x800);
615        const u32 loff = (link * 0x080) + soff;
616        const u32 ctrl = nvkm_rd32(device, 0x610794 + (or * 8));
617        const u32 symbol = 100000;
618        const s32 vactive = nvkm_rd32(device, 0x610af8 + (head * 0x540)) & 0xffff;
619        const s32 vblanke = nvkm_rd32(device, 0x610ae8 + (head * 0x540)) & 0xffff;
620        const s32 vblanks = nvkm_rd32(device, 0x610af0 + (head * 0x540)) & 0xffff;
621        u32 dpctrl = nvkm_rd32(device, 0x61c10c + loff);
622        u32 clksor = nvkm_rd32(device, 0x614300 + soff);
623        int bestTU = 0, bestVTUi = 0, bestVTUf = 0, bestVTUa = 0;
624        int TU, VTUi, VTUf, VTUa;
625        u64 link_data_rate, link_ratio, unk;
626        u32 best_diff = 64 * symbol;
627        u32 link_nr, link_bw, bits;
628        u64 value;
629
630        link_bw = (clksor & 0x000c0000) ? 270000 : 162000;
631        link_nr = hweight32(dpctrl & 0x000f0000);
632
633        /* symbols/hblank - algorithm taken from comments in tegra driver */
634        value = vblanke + vactive - vblanks - 7;
635        value = value * link_bw;
636        do_div(value, pclk);
637        value = value - (3 * !!(dpctrl & 0x00004000)) - (12 / link_nr);
638        nvkm_mask(device, 0x61c1e8 + soff, 0x0000ffff, value);
639
640        /* symbols/vblank - algorithm taken from comments in tegra driver */
641        value = vblanks - vblanke - 25;
642        value = value * link_bw;
643        do_div(value, pclk);
644        value = value - ((36 / link_nr) + 3) - 1;
645        nvkm_mask(device, 0x61c1ec + soff, 0x00ffffff, value);
646
647        /* watermark / activesym */
648        if      ((ctrl & 0xf0000) == 0x60000) bits = 30;
649        else if ((ctrl & 0xf0000) == 0x50000) bits = 24;
650        else                                  bits = 18;
651
652        link_data_rate = (pclk * bits / 8) / link_nr;
653
654        /* calculate ratio of packed data rate to link symbol rate */
655        link_ratio = link_data_rate * symbol;
656        do_div(link_ratio, link_bw);
657
658        for (TU = 64; TU >= 32; TU--) {
659                /* calculate average number of valid symbols in each TU */
660                u32 tu_valid = link_ratio * TU;
661                u32 calc, diff;
662
663                /* find a hw representation for the fraction.. */
664                VTUi = tu_valid / symbol;
665                calc = VTUi * symbol;
666                diff = tu_valid - calc;
667                if (diff) {
668                        if (diff >= (symbol / 2)) {
669                                VTUf = symbol / (symbol - diff);
670                                if (symbol - (VTUf * diff))
671                                        VTUf++;
672
673                                if (VTUf <= 15) {
674                                        VTUa  = 1;
675                                        calc += symbol - (symbol / VTUf);
676                                } else {
677                                        VTUa  = 0;
678                                        VTUf  = 1;
679                                        calc += symbol;
680                                }
681                        } else {
682                                VTUa  = 0;
683                                VTUf  = min((int)(symbol / diff), 15);
684                                calc += symbol / VTUf;
685                        }
686
687                        diff = calc - tu_valid;
688                } else {
689                        /* no remainder, but the hw doesn't like the fractional
690                         * part to be zero.  decrement the integer part and
691                         * have the fraction add a whole symbol back
692                         */
693                        VTUa = 0;
694                        VTUf = 1;
695                        VTUi--;
696                }
697
698                if (diff < best_diff) {
699                        best_diff = diff;
700                        bestTU = TU;
701                        bestVTUa = VTUa;
702                        bestVTUf = VTUf;
703                        bestVTUi = VTUi;
704                        if (diff == 0)
705                                break;
706                }
707        }
708
709        if (!bestTU) {
710                nvkm_error(subdev, "unable to find suitable dp config\n");
711                return;
712        }
713
714        /* XXX close to vbios numbers, but not right */
715        unk  = (symbol - link_ratio) * bestTU;
716        unk *= link_ratio;
717        do_div(unk, symbol);
718        do_div(unk, symbol);
719        unk += 6;
720
721        nvkm_mask(device, 0x61c10c + loff, 0x000001fc, bestTU << 2);
722        nvkm_mask(device, 0x61c128 + loff, 0x010f7f3f, bestVTUa << 24 |
723                                                   bestVTUf << 16 |
724                                                   bestVTUi << 8 | unk);
725}
726
727static void
728nv50_disp_intr_unk20_2(struct nv50_disp *disp, int head)
729{
730        struct nvkm_device *device = disp->base.engine.subdev.device;
731        struct nvkm_output *outp;
732        u32 pclk = nvkm_rd32(device, 0x610ad0 + (head * 0x540)) & 0x3fffff;
733        u32 hval, hreg = 0x614200 + (head * 0x800);
734        u32 oval, oreg;
735        u32 mask, conf;
736
737        outp = exec_clkcmp(disp, head, 0xff, pclk, &conf);
738        if (!outp)
739                return;
740
741        /* we allow both encoder attach and detach operations to occur
742         * within a single supervisor (ie. modeset) sequence.  the
743         * encoder detach scripts quite often switch off power to the
744         * lanes, which requires the link to be re-trained.
745         *
746         * this is not generally an issue as the sink "must" (heh)
747         * signal an irq when it's lost sync so the driver can
748         * re-train.
749         *
750         * however, on some boards, if one does not configure at least
751         * the gpu side of the link *before* attaching, then various
752         * things can go horribly wrong (PDISP disappearing from mmio,
753         * third supervisor never happens, etc).
754         *
755         * the solution is simply to retrain here, if necessary.  last
756         * i checked, the binary driver userspace does not appear to
757         * trigger this situation (it forces an UPDATE between steps).
758         */
759        if (outp->info.type == DCB_OUTPUT_DP) {
760                u32 soff = (ffs(outp->info.or) - 1) * 0x08;
761                u32 ctrl, datarate;
762
763                if (outp->info.location == 0) {
764                        ctrl = nvkm_rd32(device, 0x610794 + soff);
765                        soff = 1;
766                } else {
767                        ctrl = nvkm_rd32(device, 0x610b80 + soff);
768                        soff = 2;
769                }
770
771                switch ((ctrl & 0x000f0000) >> 16) {
772                case 6: datarate = pclk * 30; break;
773                case 5: datarate = pclk * 24; break;
774                case 2:
775                default:
776                        datarate = pclk * 18;
777                        break;
778                }
779
780                if (nvkm_output_dp_train(outp, datarate / soff, true))
781                        OUTP_ERR(outp, "link not trained before attach");
782        }
783
784        exec_clkcmp(disp, head, 0, pclk, &conf);
785
786        if (!outp->info.location && outp->info.type == DCB_OUTPUT_ANALOG) {
787                oreg = 0x614280 + (ffs(outp->info.or) - 1) * 0x800;
788                oval = 0x00000000;
789                hval = 0x00000000;
790                mask = 0xffffffff;
791        } else
792        if (!outp->info.location) {
793                if (outp->info.type == DCB_OUTPUT_DP)
794                        nv50_disp_intr_unk20_2_dp(disp, head, &outp->info, pclk);
795                oreg = 0x614300 + (ffs(outp->info.or) - 1) * 0x800;
796                oval = (conf & 0x0100) ? 0x00000101 : 0x00000000;
797                hval = 0x00000000;
798                mask = 0x00000707;
799        } else {
800                oreg = 0x614380 + (ffs(outp->info.or) - 1) * 0x800;
801                oval = 0x00000001;
802                hval = 0x00000001;
803                mask = 0x00000707;
804        }
805
806        nvkm_mask(device, hreg, 0x0000000f, hval);
807        nvkm_mask(device, oreg, mask, oval);
808
809        nv50_disp_dptmds_war_2(disp, &outp->info);
810}
811
812/* If programming a TMDS output on a SOR that can also be configured for
813 * DisplayPort, make sure NV50_SOR_DP_CTRL_ENABLE is forced off.
814 *
815 * It looks like the VBIOS TMDS scripts make an attempt at this, however,
816 * the VBIOS scripts on at least one board I have only switch it off on
817 * link 0, causing a blank display if the output has previously been
818 * programmed for DisplayPort.
819 */
820static void
821nv50_disp_intr_unk40_0_tmds(struct nv50_disp *disp,
822                            struct dcb_output *outp)
823{
824        struct nvkm_device *device = disp->base.engine.subdev.device;
825        struct nvkm_bios *bios = device->bios;
826        const int link = !(outp->sorconf.link & 1);
827        const int   or = ffs(outp->or) - 1;
828        const u32 loff = (or * 0x800) + (link * 0x80);
829        const u16 mask = (outp->sorconf.link << 6) | outp->or;
830        struct dcb_output match;
831        u8  ver, hdr;
832
833        if (dcb_outp_match(bios, DCB_OUTPUT_DP, mask, &ver, &hdr, &match))
834                nvkm_mask(device, 0x61c10c + loff, 0x00000001, 0x00000000);
835}
836
837static void
838nv50_disp_intr_unk40_0(struct nv50_disp *disp, int head)
839{
840        struct nvkm_device *device = disp->base.engine.subdev.device;
841        struct nvkm_output *outp;
842        u32 pclk = nvkm_rd32(device, 0x610ad0 + (head * 0x540)) & 0x3fffff;
843        u32 conf;
844
845        outp = exec_clkcmp(disp, head, 1, pclk, &conf);
846        if (!outp)
847                return;
848
849        if (outp->info.location == 0 && outp->info.type == DCB_OUTPUT_TMDS)
850                nv50_disp_intr_unk40_0_tmds(disp, &outp->info);
851        nv50_disp_dptmds_war_3(disp, &outp->info);
852}
853
854void
855nv50_disp_intr_supervisor(struct work_struct *work)
856{
857        struct nv50_disp *disp =
858                container_of(work, struct nv50_disp, supervisor);
859        struct nvkm_subdev *subdev = &disp->base.engine.subdev;
860        struct nvkm_device *device = subdev->device;
861        u32 super = nvkm_rd32(device, 0x610030);
862        int head;
863
864        nvkm_debug(subdev, "supervisor %08x %08x\n", disp->super, super);
865
866        if (disp->super & 0x00000010) {
867                nv50_disp_chan_mthd(disp->chan[0], NV_DBG_DEBUG);
868                for (head = 0; head < disp->base.head.nr; head++) {
869                        if (!(super & (0x00000020 << head)))
870                                continue;
871                        if (!(super & (0x00000080 << head)))
872                                continue;
873                        nv50_disp_intr_unk10_0(disp, head);
874                }
875        } else
876        if (disp->super & 0x00000020) {
877                for (head = 0; head < disp->base.head.nr; head++) {
878                        if (!(super & (0x00000080 << head)))
879                                continue;
880                        nv50_disp_intr_unk20_0(disp, head);
881                }
882                for (head = 0; head < disp->base.head.nr; head++) {
883                        if (!(super & (0x00000200 << head)))
884                                continue;
885                        nv50_disp_intr_unk20_1(disp, head);
886                }
887                for (head = 0; head < disp->base.head.nr; head++) {
888                        if (!(super & (0x00000080 << head)))
889                                continue;
890                        nv50_disp_intr_unk20_2(disp, head);
891                }
892        } else
893        if (disp->super & 0x00000040) {
894                for (head = 0; head < disp->base.head.nr; head++) {
895                        if (!(super & (0x00000080 << head)))
896                                continue;
897                        nv50_disp_intr_unk40_0(disp, head);
898                }
899                nv50_disp_update_sppll1(disp);
900        }
901
902        nvkm_wr32(device, 0x610030, 0x80000000);
903}
904
905void
906nv50_disp_intr(struct nv50_disp *disp)
907{
908        struct nvkm_device *device = disp->base.engine.subdev.device;
909        u32 intr0 = nvkm_rd32(device, 0x610020);
910        u32 intr1 = nvkm_rd32(device, 0x610024);
911
912        while (intr0 & 0x001f0000) {
913                u32 chid = __ffs(intr0 & 0x001f0000) - 16;
914                nv50_disp_intr_error(disp, chid);
915                intr0 &= ~(0x00010000 << chid);
916        }
917
918        while (intr0 & 0x0000001f) {
919                u32 chid = __ffs(intr0 & 0x0000001f);
920                nv50_disp_chan_uevent_send(disp, chid);
921                intr0 &= ~(0x00000001 << chid);
922        }
923
924        if (intr1 & 0x00000004) {
925                nvkm_disp_vblank(&disp->base, 0);
926                nvkm_wr32(device, 0x610024, 0x00000004);
927        }
928
929        if (intr1 & 0x00000008) {
930                nvkm_disp_vblank(&disp->base, 1);
931                nvkm_wr32(device, 0x610024, 0x00000008);
932        }
933
934        if (intr1 & 0x00000070) {
935                disp->super = (intr1 & 0x00000070);
936                schedule_work(&disp->supervisor);
937                nvkm_wr32(device, 0x610024, disp->super);
938        }
939}
940
941static const struct nv50_disp_func
942nv50_disp = {
943        .intr = nv50_disp_intr,
944        .uevent = &nv50_disp_chan_uevent,
945        .super = nv50_disp_intr_supervisor,
946        .root = &nv50_disp_root_oclass,
947        .head.vblank_init = nv50_disp_vblank_init,
948        .head.vblank_fini = nv50_disp_vblank_fini,
949        .head.scanoutpos = nv50_disp_root_scanoutpos,
950        .outp.internal.crt = nv50_dac_output_new,
951        .outp.internal.tmds = nv50_sor_output_new,
952        .outp.internal.lvds = nv50_sor_output_new,
953        .outp.external.tmds = nv50_pior_output_new,
954        .outp.external.dp = nv50_pior_dp_new,
955        .dac.nr = 3,
956        .dac.power = nv50_dac_power,
957        .dac.sense = nv50_dac_sense,
958        .sor.nr = 2,
959        .sor.power = nv50_sor_power,
960        .pior.nr = 3,
961        .pior.power = nv50_pior_power,
962};
963
964int
965nv50_disp_new(struct nvkm_device *device, int index, struct nvkm_disp **pdisp)
966{
967        return nv50_disp_new_(&nv50_disp, device, index, 2, pdisp);
968}
Note: See TracBrowser for help on using the repository browser.