source: src/linux/universal/linux-4.9/drivers/net/ethernet/mellanox/mlx4/en_rx.c @ 31574

Last change on this file since 31574 was 31574, checked in by brainslayer, 5 months ago

kernel 4.9 update

File size: 38.6 KB
Line 
1/*
2 * Copyright (c) 2007 Mellanox Technologies. All rights reserved.
3 *
4 * This software is available to you under a choice of one of two
5 * licenses.  You may choose to be licensed under the terms of the GNU
6 * General Public License (GPL) Version 2, available from the file
7 * COPYING in the main directory of this source tree, or the
8 * OpenIB.org BSD license below:
9 *
10 *     Redistribution and use in source and binary forms, with or
11 *     without modification, are permitted provided that the following
12 *     conditions are met:
13 *
14 *      - Redistributions of source code must retain the above
15 *        copyright notice, this list of conditions and the following
16 *        disclaimer.
17 *
18 *      - Redistributions in binary form must reproduce the above
19 *        copyright notice, this list of conditions and the following
20 *        disclaimer in the documentation and/or other materials
21 *        provided with the distribution.
22 *
23 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24 * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25 * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26 * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27 * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28 * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29 * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30 * SOFTWARE.
31 *
32 */
33
34#include <net/busy_poll.h>
35#include <linux/bpf.h>
36#include <linux/mlx4/cq.h>
37#include <linux/slab.h>
38#include <linux/mlx4/qp.h>
39#include <linux/skbuff.h>
40#include <linux/rculist.h>
41#include <linux/if_ether.h>
42#include <linux/if_vlan.h>
43#include <linux/vmalloc.h>
44#include <linux/irq.h>
45
46#if IS_ENABLED(CONFIG_IPV6)
47#include <net/ip6_checksum.h>
48#endif
49
50#include "mlx4_en.h"
51
52static int mlx4_alloc_pages(struct mlx4_en_priv *priv,
53                            struct mlx4_en_rx_alloc *page_alloc,
54                            const struct mlx4_en_frag_info *frag_info,
55                            gfp_t _gfp)
56{
57        int order;
58        struct page *page;
59        dma_addr_t dma;
60
61        for (order = frag_info->order; ;) {
62                gfp_t gfp = _gfp;
63
64                if (order)
65                        gfp |= __GFP_COMP | __GFP_NOWARN | __GFP_NOMEMALLOC;
66                page = alloc_pages(gfp, order);
67                if (likely(page))
68                        break;
69                if (--order < 0 ||
70                    ((PAGE_SIZE << order) < frag_info->frag_size))
71                        return -ENOMEM;
72        }
73        dma = dma_map_page(priv->ddev, page, 0, PAGE_SIZE << order,
74                           frag_info->dma_dir);
75        if (unlikely(dma_mapping_error(priv->ddev, dma))) {
76                put_page(page);
77                return -ENOMEM;
78        }
79        page_alloc->page_size = PAGE_SIZE << order;
80        page_alloc->page = page;
81        page_alloc->dma = dma;
82        page_alloc->page_offset = 0;
83        /* Not doing get_page() for each frag is a big win
84         * on asymetric workloads. Note we can not use atomic_set().
85         */
86        page_ref_add(page, page_alloc->page_size / frag_info->frag_stride - 1);
87        return 0;
88}
89
90static int mlx4_en_alloc_frags(struct mlx4_en_priv *priv,
91                               struct mlx4_en_rx_desc *rx_desc,
92                               struct mlx4_en_rx_alloc *frags,
93                               struct mlx4_en_rx_alloc *ring_alloc,
94                               gfp_t gfp)
95{
96        struct mlx4_en_rx_alloc page_alloc[MLX4_EN_MAX_RX_FRAGS];
97        const struct mlx4_en_frag_info *frag_info;
98        struct page *page;
99        dma_addr_t dma;
100        int i;
101
102        for (i = 0; i < priv->num_frags; i++) {
103                frag_info = &priv->frag_info[i];
104                page_alloc[i] = ring_alloc[i];
105                page_alloc[i].page_offset += frag_info->frag_stride;
106
107                if (page_alloc[i].page_offset + frag_info->frag_stride <=
108                    ring_alloc[i].page_size)
109                        continue;
110
111                if (unlikely(mlx4_alloc_pages(priv, &page_alloc[i],
112                                              frag_info, gfp)))
113                        goto out;
114        }
115
116        for (i = 0; i < priv->num_frags; i++) {
117                frags[i] = ring_alloc[i];
118                dma = ring_alloc[i].dma + ring_alloc[i].page_offset;
119                ring_alloc[i] = page_alloc[i];
120                rx_desc->data[i].addr = cpu_to_be64(dma);
121        }
122
123        return 0;
124
125out:
126        while (i--) {
127                if (page_alloc[i].page != ring_alloc[i].page) {
128                        dma_unmap_page(priv->ddev, page_alloc[i].dma,
129                                page_alloc[i].page_size,
130                                priv->frag_info[i].dma_dir);
131                        page = page_alloc[i].page;
132                        /* Revert changes done by mlx4_alloc_pages */
133                        page_ref_sub(page, page_alloc[i].page_size /
134                                           priv->frag_info[i].frag_stride - 1);
135                        put_page(page);
136                }
137        }
138        return -ENOMEM;
139}
140
141static void mlx4_en_free_frag(struct mlx4_en_priv *priv,
142                              struct mlx4_en_rx_alloc *frags,
143                              int i)
144{
145        const struct mlx4_en_frag_info *frag_info = &priv->frag_info[i];
146        u32 next_frag_end = frags[i].page_offset + 2 * frag_info->frag_stride;
147
148
149        if (next_frag_end > frags[i].page_size)
150                dma_unmap_page(priv->ddev, frags[i].dma, frags[i].page_size,
151                               frag_info->dma_dir);
152
153        if (frags[i].page)
154                put_page(frags[i].page);
155}
156
157static int mlx4_en_init_allocator(struct mlx4_en_priv *priv,
158                                  struct mlx4_en_rx_ring *ring)
159{
160        int i;
161        struct mlx4_en_rx_alloc *page_alloc;
162
163        for (i = 0; i < priv->num_frags; i++) {
164                const struct mlx4_en_frag_info *frag_info = &priv->frag_info[i];
165
166                if (mlx4_alloc_pages(priv, &ring->page_alloc[i],
167                                     frag_info, GFP_KERNEL | __GFP_COLD))
168                        goto out;
169
170                en_dbg(DRV, priv, "  frag %d allocator: - size:%d frags:%d\n",
171                       i, ring->page_alloc[i].page_size,
172                       page_ref_count(ring->page_alloc[i].page));
173        }
174        return 0;
175
176out:
177        while (i--) {
178                struct page *page;
179
180                page_alloc = &ring->page_alloc[i];
181                dma_unmap_page(priv->ddev, page_alloc->dma,
182                               page_alloc->page_size,
183                               priv->frag_info[i].dma_dir);
184                page = page_alloc->page;
185                /* Revert changes done by mlx4_alloc_pages */
186                page_ref_sub(page, page_alloc->page_size /
187                                   priv->frag_info[i].frag_stride - 1);
188                put_page(page);
189                page_alloc->page = NULL;
190        }
191        return -ENOMEM;
192}
193
194static void mlx4_en_destroy_allocator(struct mlx4_en_priv *priv,
195                                      struct mlx4_en_rx_ring *ring)
196{
197        struct mlx4_en_rx_alloc *page_alloc;
198        int i;
199
200        for (i = 0; i < priv->num_frags; i++) {
201                const struct mlx4_en_frag_info *frag_info = &priv->frag_info[i];
202
203                page_alloc = &ring->page_alloc[i];
204                en_dbg(DRV, priv, "Freeing allocator:%d count:%d\n",
205                       i, page_count(page_alloc->page));
206
207                dma_unmap_page(priv->ddev, page_alloc->dma,
208                                page_alloc->page_size, frag_info->dma_dir);
209                while (page_alloc->page_offset + frag_info->frag_stride <
210                       page_alloc->page_size) {
211                        put_page(page_alloc->page);
212                        page_alloc->page_offset += frag_info->frag_stride;
213                }
214                page_alloc->page = NULL;
215        }
216}
217
218static void mlx4_en_init_rx_desc(struct mlx4_en_priv *priv,
219                                 struct mlx4_en_rx_ring *ring, int index)
220{
221        struct mlx4_en_rx_desc *rx_desc = ring->buf + ring->stride * index;
222        int possible_frags;
223        int i;
224
225        /* Set size and memtype fields */
226        for (i = 0; i < priv->num_frags; i++) {
227                rx_desc->data[i].byte_count =
228                        cpu_to_be32(priv->frag_info[i].frag_size);
229                rx_desc->data[i].lkey = cpu_to_be32(priv->mdev->mr.key);
230        }
231
232        /* If the number of used fragments does not fill up the ring stride,
233         * remaining (unused) fragments must be padded with null address/size
234         * and a special memory key */
235        possible_frags = (ring->stride - sizeof(struct mlx4_en_rx_desc)) / DS_SIZE;
236        for (i = priv->num_frags; i < possible_frags; i++) {
237                rx_desc->data[i].byte_count = 0;
238                rx_desc->data[i].lkey = cpu_to_be32(MLX4_EN_MEMTYPE_PAD);
239                rx_desc->data[i].addr = 0;
240        }
241}
242
243static int mlx4_en_prepare_rx_desc(struct mlx4_en_priv *priv,
244                                   struct mlx4_en_rx_ring *ring, int index,
245                                   gfp_t gfp)
246{
247        struct mlx4_en_rx_desc *rx_desc = ring->buf + (index * ring->stride);
248        struct mlx4_en_rx_alloc *frags = ring->rx_info +
249                                        (index << priv->log_rx_info);
250
251        if (ring->page_cache.index > 0) {
252                frags[0] = ring->page_cache.buf[--ring->page_cache.index];
253                rx_desc->data[0].addr = cpu_to_be64(frags[0].dma);
254                return 0;
255        }
256
257        return mlx4_en_alloc_frags(priv, rx_desc, frags, ring->page_alloc, gfp);
258}
259
260static inline bool mlx4_en_is_ring_empty(struct mlx4_en_rx_ring *ring)
261{
262        return ring->prod == ring->cons;
263}
264
265static inline void mlx4_en_update_rx_prod_db(struct mlx4_en_rx_ring *ring)
266{
267        *ring->wqres.db.db = cpu_to_be32(ring->prod & 0xffff);
268}
269
270static void mlx4_en_free_rx_desc(struct mlx4_en_priv *priv,
271                                 struct mlx4_en_rx_ring *ring,
272                                 int index)
273{
274        struct mlx4_en_rx_alloc *frags;
275        int nr;
276
277        frags = ring->rx_info + (index << priv->log_rx_info);
278        for (nr = 0; nr < priv->num_frags; nr++) {
279                en_dbg(DRV, priv, "Freeing fragment:%d\n", nr);
280                mlx4_en_free_frag(priv, frags, nr);
281        }
282}
283
284static int mlx4_en_fill_rx_buffers(struct mlx4_en_priv *priv)
285{
286        struct mlx4_en_rx_ring *ring;
287        int ring_ind;
288        int buf_ind;
289        int new_size;
290
291        for (buf_ind = 0; buf_ind < priv->prof->rx_ring_size; buf_ind++) {
292                for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
293                        ring = priv->rx_ring[ring_ind];
294
295                        if (mlx4_en_prepare_rx_desc(priv, ring,
296                                                    ring->actual_size,
297                                                    GFP_KERNEL | __GFP_COLD)) {
298                                if (ring->actual_size < MLX4_EN_MIN_RX_SIZE) {
299                                        en_err(priv, "Failed to allocate enough rx buffers\n");
300                                        return -ENOMEM;
301                                } else {
302                                        new_size = rounddown_pow_of_two(ring->actual_size);
303                                        en_warn(priv, "Only %d buffers allocated reducing ring size to %d\n",
304                                                ring->actual_size, new_size);
305                                        goto reduce_rings;
306                                }
307                        }
308                        ring->actual_size++;
309                        ring->prod++;
310                }
311        }
312        return 0;
313
314reduce_rings:
315        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
316                ring = priv->rx_ring[ring_ind];
317                while (ring->actual_size > new_size) {
318                        ring->actual_size--;
319                        ring->prod--;
320                        mlx4_en_free_rx_desc(priv, ring, ring->actual_size);
321                }
322        }
323
324        return 0;
325}
326
327static void mlx4_en_free_rx_buf(struct mlx4_en_priv *priv,
328                                struct mlx4_en_rx_ring *ring)
329{
330        int index;
331
332        en_dbg(DRV, priv, "Freeing Rx buf - cons:%d prod:%d\n",
333               ring->cons, ring->prod);
334
335        /* Unmap and free Rx buffers */
336        while (!mlx4_en_is_ring_empty(ring)) {
337                index = ring->cons & ring->size_mask;
338                en_dbg(DRV, priv, "Processing descriptor:%d\n", index);
339                mlx4_en_free_rx_desc(priv, ring, index);
340                ++ring->cons;
341        }
342}
343
344void mlx4_en_set_num_rx_rings(struct mlx4_en_dev *mdev)
345{
346        int i;
347        int num_of_eqs;
348        int num_rx_rings;
349        struct mlx4_dev *dev = mdev->dev;
350
351        mlx4_foreach_port(i, dev, MLX4_PORT_TYPE_ETH) {
352                num_of_eqs = max_t(int, MIN_RX_RINGS,
353                                   min_t(int,
354                                         mlx4_get_eqs_per_port(mdev->dev, i),
355                                         DEF_RX_RINGS));
356
357                num_rx_rings = mlx4_low_memory_profile() ? MIN_RX_RINGS :
358                        min_t(int, num_of_eqs,
359                              netif_get_num_default_rss_queues());
360                mdev->profile.prof[i].rx_ring_num =
361                        rounddown_pow_of_two(num_rx_rings);
362        }
363}
364
365int mlx4_en_create_rx_ring(struct mlx4_en_priv *priv,
366                           struct mlx4_en_rx_ring **pring,
367                           u32 size, u16 stride, int node)
368{
369        struct mlx4_en_dev *mdev = priv->mdev;
370        struct mlx4_en_rx_ring *ring;
371        int err = -ENOMEM;
372        int tmp;
373
374        ring = kzalloc_node(sizeof(*ring), GFP_KERNEL, node);
375        if (!ring) {
376                ring = kzalloc(sizeof(*ring), GFP_KERNEL);
377                if (!ring) {
378                        en_err(priv, "Failed to allocate RX ring structure\n");
379                        return -ENOMEM;
380                }
381        }
382
383        ring->prod = 0;
384        ring->cons = 0;
385        ring->size = size;
386        ring->size_mask = size - 1;
387        ring->stride = stride;
388        ring->log_stride = ffs(ring->stride) - 1;
389        ring->buf_size = ring->size * ring->stride + TXBB_SIZE;
390
391        tmp = size * roundup_pow_of_two(MLX4_EN_MAX_RX_FRAGS *
392                                        sizeof(struct mlx4_en_rx_alloc));
393        ring->rx_info = vmalloc_node(tmp, node);
394        if (!ring->rx_info) {
395                ring->rx_info = vmalloc(tmp);
396                if (!ring->rx_info) {
397                        err = -ENOMEM;
398                        goto err_ring;
399                }
400        }
401
402        en_dbg(DRV, priv, "Allocated rx_info ring at addr:%p size:%d\n",
403                 ring->rx_info, tmp);
404
405        /* Allocate HW buffers on provided NUMA node */
406        set_dev_node(&mdev->dev->persist->pdev->dev, node);
407        err = mlx4_alloc_hwq_res(mdev->dev, &ring->wqres, ring->buf_size);
408        set_dev_node(&mdev->dev->persist->pdev->dev, mdev->dev->numa_node);
409        if (err)
410                goto err_info;
411
412        ring->buf = ring->wqres.buf.direct.buf;
413
414        ring->hwtstamp_rx_filter = priv->hwtstamp_config.rx_filter;
415
416        *pring = ring;
417        return 0;
418
419err_info:
420        vfree(ring->rx_info);
421        ring->rx_info = NULL;
422err_ring:
423        kfree(ring);
424        *pring = NULL;
425
426        return err;
427}
428
429int mlx4_en_activate_rx_rings(struct mlx4_en_priv *priv)
430{
431        struct mlx4_en_rx_ring *ring;
432        int i;
433        int ring_ind;
434        int err;
435        int stride = roundup_pow_of_two(sizeof(struct mlx4_en_rx_desc) +
436                                        DS_SIZE * priv->num_frags);
437
438        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
439                ring = priv->rx_ring[ring_ind];
440
441                ring->prod = 0;
442                ring->cons = 0;
443                ring->actual_size = 0;
444                ring->cqn = priv->rx_cq[ring_ind]->mcq.cqn;
445
446                ring->stride = stride;
447                if (ring->stride <= TXBB_SIZE)
448                        ring->buf += TXBB_SIZE;
449
450                ring->log_stride = ffs(ring->stride) - 1;
451                ring->buf_size = ring->size * ring->stride;
452
453                memset(ring->buf, 0, ring->buf_size);
454                mlx4_en_update_rx_prod_db(ring);
455
456                /* Initialize all descriptors */
457                for (i = 0; i < ring->size; i++)
458                        mlx4_en_init_rx_desc(priv, ring, i);
459
460                /* Initialize page allocators */
461                err = mlx4_en_init_allocator(priv, ring);
462                if (err) {
463                        en_err(priv, "Failed initializing ring allocator\n");
464                        if (ring->stride <= TXBB_SIZE)
465                                ring->buf -= TXBB_SIZE;
466                        ring_ind--;
467                        goto err_allocator;
468                }
469        }
470        err = mlx4_en_fill_rx_buffers(priv);
471        if (err)
472                goto err_buffers;
473
474        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++) {
475                ring = priv->rx_ring[ring_ind];
476
477                ring->size_mask = ring->actual_size - 1;
478                mlx4_en_update_rx_prod_db(ring);
479        }
480
481        return 0;
482
483err_buffers:
484        for (ring_ind = 0; ring_ind < priv->rx_ring_num; ring_ind++)
485                mlx4_en_free_rx_buf(priv, priv->rx_ring[ring_ind]);
486
487        ring_ind = priv->rx_ring_num - 1;
488err_allocator:
489        while (ring_ind >= 0) {
490                if (priv->rx_ring[ring_ind]->stride <= TXBB_SIZE)
491                        priv->rx_ring[ring_ind]->buf -= TXBB_SIZE;
492                mlx4_en_destroy_allocator(priv, priv->rx_ring[ring_ind]);
493                ring_ind--;
494        }
495        return err;
496}
497
498/* We recover from out of memory by scheduling our napi poll
499 * function (mlx4_en_process_cq), which tries to allocate
500 * all missing RX buffers (call to mlx4_en_refill_rx_buffers).
501 */
502void mlx4_en_recover_from_oom(struct mlx4_en_priv *priv)
503{
504        int ring;
505
506        if (!priv->port_up)
507                return;
508
509        for (ring = 0; ring < priv->rx_ring_num; ring++) {
510                if (mlx4_en_is_ring_empty(priv->rx_ring[ring])) {
511                        local_bh_disable();
512                        napi_reschedule(&priv->rx_cq[ring]->napi);
513                        local_bh_enable();
514                }
515        }
516}
517
518/* When the rx ring is running in page-per-packet mode, a released frame can go
519 * directly into a small cache, to avoid unmapping or touching the page
520 * allocator. In bpf prog performance scenarios, buffers are either forwarded
521 * or dropped, never converted to skbs, so every page can come directly from
522 * this cache when it is sized to be a multiple of the napi budget.
523 */
524bool mlx4_en_rx_recycle(struct mlx4_en_rx_ring *ring,
525                        struct mlx4_en_rx_alloc *frame)
526{
527        struct mlx4_en_page_cache *cache = &ring->page_cache;
528
529        if (cache->index >= MLX4_EN_CACHE_SIZE)
530                return false;
531
532        cache->buf[cache->index++] = *frame;
533        return true;
534}
535
536void mlx4_en_destroy_rx_ring(struct mlx4_en_priv *priv,
537                             struct mlx4_en_rx_ring **pring,
538                             u32 size, u16 stride)
539{
540        struct mlx4_en_dev *mdev = priv->mdev;
541        struct mlx4_en_rx_ring *ring = *pring;
542        struct bpf_prog *old_prog;
543
544        old_prog = rcu_dereference_protected(
545                                        ring->xdp_prog,
546                                        lockdep_is_held(&mdev->state_lock));
547        if (old_prog)
548                bpf_prog_put(old_prog);
549        mlx4_free_hwq_res(mdev->dev, &ring->wqres, size * stride + TXBB_SIZE);
550        vfree(ring->rx_info);
551        ring->rx_info = NULL;
552        kfree(ring);
553        *pring = NULL;
554}
555
556void mlx4_en_deactivate_rx_ring(struct mlx4_en_priv *priv,
557                                struct mlx4_en_rx_ring *ring)
558{
559        int i;
560
561        for (i = 0; i < ring->page_cache.index; i++) {
562                struct mlx4_en_rx_alloc *frame = &ring->page_cache.buf[i];
563
564                dma_unmap_page(priv->ddev, frame->dma, frame->page_size,
565                               priv->frag_info[0].dma_dir);
566                put_page(frame->page);
567        }
568        ring->page_cache.index = 0;
569        mlx4_en_free_rx_buf(priv, ring);
570        if (ring->stride <= TXBB_SIZE)
571                ring->buf -= TXBB_SIZE;
572        mlx4_en_destroy_allocator(priv, ring);
573}
574
575
576static int mlx4_en_complete_rx_desc(struct mlx4_en_priv *priv,
577                                    struct mlx4_en_rx_desc *rx_desc,
578                                    struct mlx4_en_rx_alloc *frags,
579                                    struct sk_buff *skb,
580                                    int length)
581{
582        struct skb_frag_struct *skb_frags_rx = skb_shinfo(skb)->frags;
583        struct mlx4_en_frag_info *frag_info;
584        int nr;
585        dma_addr_t dma;
586
587        /* Collect used fragments while replacing them in the HW descriptors */
588        for (nr = 0; nr < priv->num_frags; nr++) {
589                frag_info = &priv->frag_info[nr];
590                if (length <= frag_info->frag_prefix_size)
591                        break;
592                if (unlikely(!frags[nr].page))
593                        goto fail;
594
595                dma = be64_to_cpu(rx_desc->data[nr].addr);
596                dma_sync_single_for_cpu(priv->ddev, dma, frag_info->frag_size,
597                                        DMA_FROM_DEVICE);
598
599                /* Save page reference in skb */
600                __skb_frag_set_page(&skb_frags_rx[nr], frags[nr].page);
601                skb_frag_size_set(&skb_frags_rx[nr], frag_info->frag_size);
602                skb_frags_rx[nr].page_offset = frags[nr].page_offset;
603                skb->truesize += frag_info->frag_stride;
604                frags[nr].page = NULL;
605        }
606        /* Adjust size of last fragment to match actual length */
607        if (nr > 0)
608                skb_frag_size_set(&skb_frags_rx[nr - 1],
609                        length - priv->frag_info[nr - 1].frag_prefix_size);
610        return nr;
611
612fail:
613        while (nr > 0) {
614                nr--;
615                __skb_frag_unref(&skb_frags_rx[nr]);
616        }
617        return 0;
618}
619
620
621static struct sk_buff *mlx4_en_rx_skb(struct mlx4_en_priv *priv,
622                                      struct mlx4_en_rx_desc *rx_desc,
623                                      struct mlx4_en_rx_alloc *frags,
624                                      unsigned int length)
625{
626        struct sk_buff *skb;
627        void *va;
628        int used_frags;
629        dma_addr_t dma;
630
631        skb = netdev_alloc_skb(priv->dev, SMALL_PACKET_SIZE + NET_IP_ALIGN);
632        if (unlikely(!skb)) {
633                en_dbg(RX_ERR, priv, "Failed allocating skb\n");
634                return NULL;
635        }
636        skb_reserve(skb, NET_IP_ALIGN);
637        skb->len = length;
638
639        /* Get pointer to first fragment so we could copy the headers into the
640         * (linear part of the) skb */
641        va = page_address(frags[0].page) + frags[0].page_offset;
642
643        if (length <= SMALL_PACKET_SIZE) {
644                /* We are copying all relevant data to the skb - temporarily
645                 * sync buffers for the copy */
646                dma = be64_to_cpu(rx_desc->data[0].addr);
647                dma_sync_single_for_cpu(priv->ddev, dma, length,
648                                        DMA_FROM_DEVICE);
649                skb_copy_to_linear_data(skb, va, length);
650                skb->tail += length;
651        } else {
652                unsigned int pull_len;
653
654                /* Move relevant fragments to skb */
655                used_frags = mlx4_en_complete_rx_desc(priv, rx_desc, frags,
656                                                        skb, length);
657                if (unlikely(!used_frags)) {
658                        kfree_skb(skb);
659                        return NULL;
660                }
661                skb_shinfo(skb)->nr_frags = used_frags;
662
663                pull_len = eth_get_headlen(va, SMALL_PACKET_SIZE);
664                /* Copy headers into the skb linear buffer */
665                memcpy(skb->data, va, pull_len);
666                skb->tail += pull_len;
667
668                /* Skip headers in first fragment */
669                skb_shinfo(skb)->frags[0].page_offset += pull_len;
670
671                /* Adjust size of first fragment */
672                skb_frag_size_sub(&skb_shinfo(skb)->frags[0], pull_len);
673                skb->data_len = length - pull_len;
674        }
675        return skb;
676}
677
678static void validate_loopback(struct mlx4_en_priv *priv, struct sk_buff *skb)
679{
680        int i;
681        int offset = ETH_HLEN;
682
683        for (i = 0; i < MLX4_LOOPBACK_TEST_PAYLOAD; i++, offset++) {
684                if (*(skb->data + offset) != (unsigned char) (i & 0xff))
685                        goto out_loopback;
686        }
687        /* Loopback found */
688        priv->loopback_ok = 1;
689
690out_loopback:
691        dev_kfree_skb_any(skb);
692}
693
694static void mlx4_en_refill_rx_buffers(struct mlx4_en_priv *priv,
695                                     struct mlx4_en_rx_ring *ring)
696{
697        int index = ring->prod & ring->size_mask;
698
699        while ((u32) (ring->prod - ring->cons) < ring->actual_size) {
700                if (mlx4_en_prepare_rx_desc(priv, ring, index,
701                                            GFP_ATOMIC | __GFP_COLD))
702                        break;
703                ring->prod++;
704                index = ring->prod & ring->size_mask;
705        }
706}
707
708/* When hardware doesn't strip the vlan, we need to calculate the checksum
709 * over it and add it to the hardware's checksum calculation
710 */
711static inline __wsum get_fixed_vlan_csum(__wsum hw_checksum,
712                                         struct vlan_hdr *vlanh)
713{
714        return csum_add(hw_checksum, *(__wsum *)vlanh);
715}
716
717/* Although the stack expects checksum which doesn't include the pseudo
718 * header, the HW adds it. To address that, we are subtracting the pseudo
719 * header checksum from the checksum value provided by the HW.
720 */
721static void get_fixed_ipv4_csum(__wsum hw_checksum, struct sk_buff *skb,
722                                struct iphdr *iph)
723{
724        __u16 length_for_csum = 0;
725        __wsum csum_pseudo_header = 0;
726
727        length_for_csum = (be16_to_cpu(iph->tot_len) - (iph->ihl << 2));
728        csum_pseudo_header = csum_tcpudp_nofold(iph->saddr, iph->daddr,
729                                                length_for_csum, iph->protocol, 0);
730        skb->csum = csum_sub(hw_checksum, csum_pseudo_header);
731}
732
733#if IS_ENABLED(CONFIG_IPV6)
734/* In IPv6 packets, besides subtracting the pseudo header checksum,
735 * we also compute/add the IP header checksum which
736 * is not added by the HW.
737 */
738static int get_fixed_ipv6_csum(__wsum hw_checksum, struct sk_buff *skb,
739                               struct ipv6hdr *ipv6h)
740{
741        __wsum csum_pseudo_hdr = 0;
742
743        if (unlikely(ipv6h->nexthdr == IPPROTO_FRAGMENT ||
744                     ipv6h->nexthdr == IPPROTO_HOPOPTS))
745                return -1;
746        hw_checksum = csum_add(hw_checksum, (__force __wsum)htons(ipv6h->nexthdr));
747
748        csum_pseudo_hdr = csum_partial(&ipv6h->saddr,
749                                       sizeof(ipv6h->saddr) + sizeof(ipv6h->daddr), 0);
750        csum_pseudo_hdr = csum_add(csum_pseudo_hdr, (__force __wsum)ipv6h->payload_len);
751        csum_pseudo_hdr = csum_add(csum_pseudo_hdr, (__force __wsum)ntohs(ipv6h->nexthdr));
752
753        skb->csum = csum_sub(hw_checksum, csum_pseudo_hdr);
754        skb->csum = csum_add(skb->csum, csum_partial(ipv6h, sizeof(struct ipv6hdr), 0));
755        return 0;
756}
757#endif
758static int check_csum(struct mlx4_cqe *cqe, struct sk_buff *skb, void *va,
759                      netdev_features_t dev_features)
760{
761        __wsum hw_checksum = 0;
762
763        void *hdr = (u8 *)va + sizeof(struct ethhdr);
764
765        hw_checksum = csum_unfold((__force __sum16)cqe->checksum);
766
767        if (cqe->vlan_my_qpn & cpu_to_be32(MLX4_CQE_CVLAN_PRESENT_MASK) &&
768            !(dev_features & NETIF_F_HW_VLAN_CTAG_RX)) {
769                hw_checksum = get_fixed_vlan_csum(hw_checksum, hdr);
770                hdr += sizeof(struct vlan_hdr);
771        }
772
773        if (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPV4))
774                get_fixed_ipv4_csum(hw_checksum, skb, hdr);
775#if IS_ENABLED(CONFIG_IPV6)
776        else if (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPV6))
777                if (unlikely(get_fixed_ipv6_csum(hw_checksum, skb, hdr)))
778                        return -1;
779#endif
780        return 0;
781}
782
783int mlx4_en_process_rx_cq(struct net_device *dev, struct mlx4_en_cq *cq, int budget)
784{
785        struct mlx4_en_priv *priv = netdev_priv(dev);
786        struct mlx4_en_dev *mdev = priv->mdev;
787        struct mlx4_cqe *cqe;
788        struct mlx4_en_rx_ring *ring = priv->rx_ring[cq->ring];
789        struct mlx4_en_rx_alloc *frags;
790        struct mlx4_en_rx_desc *rx_desc;
791        struct bpf_prog *xdp_prog;
792        int doorbell_pending;
793        struct sk_buff *skb;
794        int tx_index;
795        int index;
796        int nr;
797        unsigned int length;
798        int polled = 0;
799        int ip_summed;
800        int factor = priv->cqe_factor;
801        u64 timestamp;
802        bool l2_tunnel;
803
804        if (unlikely(!priv->port_up))
805                return 0;
806
807        if (unlikely(budget <= 0))
808                return polled;
809
810        /* Protect accesses to: ring->xdp_prog, priv->mac_hash list */
811        rcu_read_lock();
812        xdp_prog = rcu_dereference(ring->xdp_prog);
813        doorbell_pending = 0;
814        tx_index = (priv->tx_ring_num - priv->xdp_ring_num) + cq->ring;
815
816        /* We assume a 1:1 mapping between CQEs and Rx descriptors, so Rx
817         * descriptor offset can be deduced from the CQE index instead of
818         * reading 'cqe->index' */
819        index = cq->mcq.cons_index & ring->size_mask;
820        cqe = mlx4_en_get_cqe(cq->buf, index, priv->cqe_size) + factor;
821
822        /* Process all completed CQEs */
823        while (XNOR(cqe->owner_sr_opcode & MLX4_CQE_OWNER_MASK,
824                    cq->mcq.cons_index & cq->size)) {
825
826                frags = ring->rx_info + (index << priv->log_rx_info);
827                rx_desc = ring->buf + (index << ring->log_stride);
828
829                /*
830                 * make sure we read the CQE after we read the ownership bit
831                 */
832                dma_rmb();
833
834                /* Drop packet on bad receive or bad checksum */
835                if (unlikely((cqe->owner_sr_opcode & MLX4_CQE_OPCODE_MASK) ==
836                                                MLX4_CQE_OPCODE_ERROR)) {
837                        en_err(priv, "CQE completed in error - vendor syndrom:%d syndrom:%d\n",
838                               ((struct mlx4_err_cqe *)cqe)->vendor_err_syndrome,
839                               ((struct mlx4_err_cqe *)cqe)->syndrome);
840                        goto next;
841                }
842                if (unlikely(cqe->badfcs_enc & MLX4_CQE_BAD_FCS)) {
843                        en_dbg(RX_ERR, priv, "Accepted frame with bad FCS\n");
844                        goto next;
845                }
846
847                /* Check if we need to drop the packet if SRIOV is not enabled
848                 * and not performing the selftest or flb disabled
849                 */
850                if (priv->flags & MLX4_EN_FLAG_RX_FILTER_NEEDED) {
851                        struct ethhdr *ethh;
852                        dma_addr_t dma;
853                        /* Get pointer to first fragment since we haven't
854                         * skb yet and cast it to ethhdr struct
855                         */
856                        dma = be64_to_cpu(rx_desc->data[0].addr);
857                        dma_sync_single_for_cpu(priv->ddev, dma, sizeof(*ethh),
858                                                DMA_FROM_DEVICE);
859                        ethh = (struct ethhdr *)(page_address(frags[0].page) +
860                                                 frags[0].page_offset);
861
862                        if (is_multicast_ether_addr(ethh->h_dest)) {
863                                struct mlx4_mac_entry *entry;
864                                struct hlist_head *bucket;
865                                unsigned int mac_hash;
866
867                                /* Drop the packet, since HW loopback-ed it */
868                                mac_hash = ethh->h_source[MLX4_EN_MAC_HASH_IDX];
869                                bucket = &priv->mac_hash[mac_hash];
870                                hlist_for_each_entry_rcu(entry, bucket, hlist) {
871                                        if (ether_addr_equal_64bits(entry->mac,
872                                                                    ethh->h_source))
873                                                goto next;
874                                }
875                        }
876                }
877
878                /*
879                 * Packet is OK - process it.
880                 */
881                length = be32_to_cpu(cqe->byte_cnt);
882                length -= ring->fcs_del;
883                ring->bytes += length;
884                ring->packets++;
885                l2_tunnel = (dev->hw_enc_features & NETIF_F_RXCSUM) &&
886                        (cqe->vlan_my_qpn & cpu_to_be32(MLX4_CQE_L2_TUNNEL));
887
888                /* A bpf program gets first chance to drop the packet. It may
889                 * read bytes but not past the end of the frag.
890                 */
891                if (xdp_prog) {
892                        struct xdp_buff xdp;
893                        dma_addr_t dma;
894                        u32 act;
895
896                        dma = be64_to_cpu(rx_desc->data[0].addr);
897                        dma_sync_single_for_cpu(priv->ddev, dma,
898                                                priv->frag_info[0].frag_size,
899                                                DMA_FROM_DEVICE);
900
901                        xdp.data = page_address(frags[0].page) +
902                                                        frags[0].page_offset;
903                        xdp.data_end = xdp.data + length;
904
905                        act = bpf_prog_run_xdp(xdp_prog, &xdp);
906                        switch (act) {
907                        case XDP_PASS:
908                                break;
909                        case XDP_TX:
910                                if (likely(!mlx4_en_xmit_frame(frags, dev,
911                                                        length, tx_index,
912                                                        &doorbell_pending)))
913                                        goto consumed;
914                                goto xdp_drop; /* Drop on xmit failure */
915                        default:
916                                bpf_warn_invalid_xdp_action(act);
917                        case XDP_ABORTED:
918                        case XDP_DROP:
919xdp_drop:
920                                if (likely(mlx4_en_rx_recycle(ring, frags)))
921                                        goto consumed;
922                                goto next;
923                        }
924                }
925
926                if (likely(dev->features & NETIF_F_RXCSUM)) {
927                        if (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_TCP |
928                                                      MLX4_CQE_STATUS_UDP)) {
929                                if ((cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPOK)) &&
930                                    cqe->checksum == cpu_to_be16(0xffff)) {
931                                        ip_summed = CHECKSUM_UNNECESSARY;
932                                        ring->csum_ok++;
933                                } else {
934                                        ip_summed = CHECKSUM_NONE;
935                                        ring->csum_none++;
936                                }
937                        } else {
938                                if (priv->flags & MLX4_EN_FLAG_RX_CSUM_NON_TCP_UDP &&
939                                    (cqe->status & cpu_to_be16(MLX4_CQE_STATUS_IPV4 |
940                                                               MLX4_CQE_STATUS_IPV6))) {
941                                        ip_summed = CHECKSUM_COMPLETE;
942                                        ring->csum_complete++;
943                                } else {
944                                        ip_summed = CHECKSUM_NONE;
945                                        ring->csum_none++;
946                                }
947                        }
948                } else {
949                        ip_summed = CHECKSUM_NONE;
950                        ring->csum_none++;
951                }
952
953                /* This packet is eligible for GRO if it is:
954                 * - DIX Ethernet (type interpretation)
955                 * - TCP/IP (v4)
956                 * - without IP options
957                 * - not an IP fragment
958                 */
959                if (dev->features & NETIF_F_GRO) {
960                        struct sk_buff *gro_skb = napi_get_frags(&cq->napi);
961                        if (!gro_skb)
962                                goto next;
963
964                        nr = mlx4_en_complete_rx_desc(priv,
965                                rx_desc, frags, gro_skb,
966                                length);
967                        if (!nr)
968                                goto next;
969
970                        if (ip_summed == CHECKSUM_COMPLETE) {
971                                void *va = skb_frag_address(skb_shinfo(gro_skb)->frags);
972                                if (check_csum(cqe, gro_skb, va,
973                                               dev->features)) {
974                                        ip_summed = CHECKSUM_NONE;
975                                        ring->csum_none++;
976                                        ring->csum_complete--;
977                                }
978                        }
979
980                        skb_shinfo(gro_skb)->nr_frags = nr;
981                        gro_skb->len = length;
982                        gro_skb->data_len = length;
983                        gro_skb->ip_summed = ip_summed;
984
985                        if (l2_tunnel && ip_summed == CHECKSUM_UNNECESSARY)
986                                gro_skb->csum_level = 1;
987
988                        if ((cqe->vlan_my_qpn &
989                            cpu_to_be32(MLX4_CQE_CVLAN_PRESENT_MASK)) &&
990                            (dev->features & NETIF_F_HW_VLAN_CTAG_RX)) {
991                                u16 vid = be16_to_cpu(cqe->sl_vid);
992
993                                __vlan_hwaccel_put_tag(gro_skb, htons(ETH_P_8021Q), vid);
994                        } else if ((be32_to_cpu(cqe->vlan_my_qpn) &
995                                  MLX4_CQE_SVLAN_PRESENT_MASK) &&
996                                 (dev->features & NETIF_F_HW_VLAN_STAG_RX)) {
997                                __vlan_hwaccel_put_tag(gro_skb,
998                                                       htons(ETH_P_8021AD),
999                                                       be16_to_cpu(cqe->sl_vid));
1000                        }
1001
1002                        if (dev->features & NETIF_F_RXHASH)
1003                                skb_set_hash(gro_skb,
1004                                             be32_to_cpu(cqe->immed_rss_invalid),
1005                                             (ip_summed == CHECKSUM_UNNECESSARY) ?
1006                                                PKT_HASH_TYPE_L4 :
1007                                                PKT_HASH_TYPE_L3);
1008
1009                        skb_record_rx_queue(gro_skb, cq->ring);
1010
1011                        if (ring->hwtstamp_rx_filter == HWTSTAMP_FILTER_ALL) {
1012                                timestamp = mlx4_en_get_cqe_ts(cqe);
1013                                mlx4_en_fill_hwtstamps(mdev,
1014                                                       skb_hwtstamps(gro_skb),
1015                                                       timestamp);
1016                        }
1017
1018                        napi_gro_frags(&cq->napi);
1019                        goto next;
1020                }
1021
1022                /* GRO not possible, complete processing here */
1023                skb = mlx4_en_rx_skb(priv, rx_desc, frags, length);
1024                if (unlikely(!skb)) {
1025                        ring->dropped++;
1026                        goto next;
1027                }
1028
1029                if (unlikely(priv->validate_loopback)) {
1030                        validate_loopback(priv, skb);
1031                        goto next;
1032                }
1033
1034                if (ip_summed == CHECKSUM_COMPLETE) {
1035                        if (check_csum(cqe, skb, skb->data, dev->features)) {
1036                                ip_summed = CHECKSUM_NONE;
1037                                ring->csum_complete--;
1038                                ring->csum_none++;
1039                        }
1040                }
1041
1042                skb->ip_summed = ip_summed;
1043                skb->protocol = eth_type_trans(skb, dev);
1044                skb_record_rx_queue(skb, cq->ring);
1045
1046                if (l2_tunnel && ip_summed == CHECKSUM_UNNECESSARY)
1047                        skb->csum_level = 1;
1048
1049                if (dev->features & NETIF_F_RXHASH)
1050                        skb_set_hash(skb,
1051                                     be32_to_cpu(cqe->immed_rss_invalid),
1052                                     (ip_summed == CHECKSUM_UNNECESSARY) ?
1053                                        PKT_HASH_TYPE_L4 :
1054                                        PKT_HASH_TYPE_L3);
1055
1056                if ((be32_to_cpu(cqe->vlan_my_qpn) &
1057                    MLX4_CQE_CVLAN_PRESENT_MASK) &&
1058                    (dev->features & NETIF_F_HW_VLAN_CTAG_RX))
1059                        __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021Q), be16_to_cpu(cqe->sl_vid));
1060                else if ((be32_to_cpu(cqe->vlan_my_qpn) &
1061                          MLX4_CQE_SVLAN_PRESENT_MASK) &&
1062                         (dev->features & NETIF_F_HW_VLAN_STAG_RX))
1063                        __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021AD),
1064                                               be16_to_cpu(cqe->sl_vid));
1065
1066                if (ring->hwtstamp_rx_filter == HWTSTAMP_FILTER_ALL) {
1067                        timestamp = mlx4_en_get_cqe_ts(cqe);
1068                        mlx4_en_fill_hwtstamps(mdev, skb_hwtstamps(skb),
1069                                               timestamp);
1070                }
1071
1072                napi_gro_receive(&cq->napi, skb);
1073next:
1074                for (nr = 0; nr < priv->num_frags; nr++)
1075                        mlx4_en_free_frag(priv, frags, nr);
1076
1077consumed:
1078                ++cq->mcq.cons_index;
1079                index = (cq->mcq.cons_index) & ring->size_mask;
1080                cqe = mlx4_en_get_cqe(cq->buf, index, priv->cqe_size) + factor;
1081                if (++polled == budget)
1082                        goto out;
1083        }
1084
1085out:
1086        rcu_read_unlock();
1087        if (doorbell_pending)
1088                mlx4_en_xmit_doorbell(priv->tx_ring[tx_index]);
1089
1090        AVG_PERF_COUNTER(priv->pstats.rx_coal_avg, polled);
1091        mlx4_cq_set_ci(&cq->mcq);
1092        wmb(); /* ensure HW sees CQ consumer before we post new buffers */
1093        ring->cons = cq->mcq.cons_index;
1094        mlx4_en_refill_rx_buffers(priv, ring);
1095        mlx4_en_update_rx_prod_db(ring);
1096        return polled;
1097}
1098
1099
1100void mlx4_en_rx_irq(struct mlx4_cq *mcq)
1101{
1102        struct mlx4_en_cq *cq = container_of(mcq, struct mlx4_en_cq, mcq);
1103        struct mlx4_en_priv *priv = netdev_priv(cq->dev);
1104
1105        if (likely(priv->port_up))
1106                napi_schedule_irqoff(&cq->napi);
1107        else
1108                mlx4_en_arm_cq(priv, cq);
1109}
1110
1111/* Rx CQ polling - called by NAPI */
1112int mlx4_en_poll_rx_cq(struct napi_struct *napi, int budget)
1113{
1114        struct mlx4_en_cq *cq = container_of(napi, struct mlx4_en_cq, napi);
1115        struct net_device *dev = cq->dev;
1116        struct mlx4_en_priv *priv = netdev_priv(dev);
1117        int done;
1118
1119        done = mlx4_en_process_rx_cq(dev, cq, budget);
1120
1121        /* If we used up all the quota - we're probably not done yet... */
1122        if (done == budget) {
1123                const struct cpumask *aff;
1124                struct irq_data *idata;
1125                int cpu_curr;
1126
1127                INC_PERF_COUNTER(priv->pstats.napi_quota);
1128
1129                cpu_curr = smp_processor_id();
1130                idata = irq_desc_get_irq_data(cq->irq_desc);
1131                aff = irq_data_get_affinity_mask(idata);
1132
1133                if (likely(cpumask_test_cpu(cpu_curr, aff)))
1134                        return budget;
1135
1136                /* Current cpu is not according to smp_irq_affinity -
1137                 * probably affinity changed. need to stop this NAPI
1138                 * poll, and restart it on the right CPU
1139                 */
1140                done = 0;
1141        }
1142        /* Done for now */
1143        napi_complete_done(napi, done);
1144        mlx4_en_arm_cq(priv, cq);
1145        return done;
1146}
1147
1148static const int frag_sizes[] = {
1149        FRAG_SZ0,
1150        FRAG_SZ1,
1151        FRAG_SZ2,
1152        FRAG_SZ3
1153};
1154
1155void mlx4_en_calc_rx_buf(struct net_device *dev)
1156{
1157        enum dma_data_direction dma_dir = PCI_DMA_FROMDEVICE;
1158        struct mlx4_en_priv *priv = netdev_priv(dev);
1159        int eff_mtu = MLX4_EN_EFF_MTU(dev->mtu);
1160        int order = MLX4_EN_ALLOC_PREFER_ORDER;
1161        u32 align = SMP_CACHE_BYTES;
1162        int buf_size = 0;
1163        int i = 0;
1164
1165        /* bpf requires buffers to be set up as 1 packet per page.
1166         * This only works when num_frags == 1.
1167         */
1168        if (priv->xdp_ring_num) {
1169                dma_dir = PCI_DMA_BIDIRECTIONAL;
1170                /* This will gain efficient xdp frame recycling at the expense
1171                 * of more costly truesize accounting
1172                 */
1173                align = PAGE_SIZE;
1174                order = 0;
1175        }
1176
1177        while (buf_size < eff_mtu) {
1178                priv->frag_info[i].order = order;
1179                priv->frag_info[i].frag_size =
1180                        (eff_mtu > buf_size + frag_sizes[i]) ?
1181                                frag_sizes[i] : eff_mtu - buf_size;
1182                priv->frag_info[i].frag_prefix_size = buf_size;
1183                priv->frag_info[i].frag_stride =
1184                                ALIGN(priv->frag_info[i].frag_size, align);
1185                priv->frag_info[i].dma_dir = dma_dir;
1186                buf_size += priv->frag_info[i].frag_size;
1187                i++;
1188        }
1189
1190        priv->num_frags = i;
1191        priv->rx_skb_size = eff_mtu;
1192        priv->log_rx_info = ROUNDUP_LOG2(i * sizeof(struct mlx4_en_rx_alloc));
1193
1194        en_dbg(DRV, priv, "Rx buffer scatter-list (effective-mtu:%d num_frags:%d):\n",
1195               eff_mtu, priv->num_frags);
1196        for (i = 0; i < priv->num_frags; i++) {
1197                en_err(priv,
1198                       "  frag:%d - size:%d prefix:%d stride:%d\n",
1199                       i,
1200                       priv->frag_info[i].frag_size,
1201                       priv->frag_info[i].frag_prefix_size,
1202                       priv->frag_info[i].frag_stride);
1203        }
1204}
1205
1206/* RSS related functions */
1207
1208static int mlx4_en_config_rss_qp(struct mlx4_en_priv *priv, int qpn,
1209                                 struct mlx4_en_rx_ring *ring,
1210                                 enum mlx4_qp_state *state,
1211                                 struct mlx4_qp *qp)
1212{
1213        struct mlx4_en_dev *mdev = priv->mdev;
1214        struct mlx4_qp_context *context;
1215        int err = 0;
1216
1217        context = kmalloc(sizeof(*context), GFP_KERNEL);
1218        if (!context)
1219                return -ENOMEM;
1220
1221        err = mlx4_qp_alloc(mdev->dev, qpn, qp, GFP_KERNEL);
1222        if (err) {
1223                en_err(priv, "Failed to allocate qp #%x\n", qpn);
1224                goto out;
1225        }
1226        qp->event = mlx4_en_sqp_event;
1227
1228        memset(context, 0, sizeof *context);
1229        mlx4_en_fill_qp_context(priv, ring->actual_size, ring->stride, 0, 0,
1230                                qpn, ring->cqn, -1, context);
1231        context->db_rec_addr = cpu_to_be64(ring->wqres.db.dma);
1232
1233        /* Cancel FCS removal if FW allows */
1234        if (mdev->dev->caps.flags & MLX4_DEV_CAP_FLAG_FCS_KEEP) {
1235                context->param3 |= cpu_to_be32(1 << 29);
1236                if (priv->dev->features & NETIF_F_RXFCS)
1237                        ring->fcs_del = 0;
1238                else
1239                        ring->fcs_del = ETH_FCS_LEN;
1240        } else
1241                ring->fcs_del = 0;
1242
1243        err = mlx4_qp_to_ready(mdev->dev, &ring->wqres.mtt, context, qp, state);
1244        if (err) {
1245                mlx4_qp_remove(mdev->dev, qp);
1246                mlx4_qp_free(mdev->dev, qp);
1247        }
1248        mlx4_en_update_rx_prod_db(ring);
1249out:
1250        kfree(context);
1251        return err;
1252}
1253
1254int mlx4_en_create_drop_qp(struct mlx4_en_priv *priv)
1255{
1256        int err;
1257        u32 qpn;
1258
1259        err = mlx4_qp_reserve_range(priv->mdev->dev, 1, 1, &qpn,
1260                                    MLX4_RESERVE_A0_QP);
1261        if (err) {
1262                en_err(priv, "Failed reserving drop qpn\n");
1263                return err;
1264        }
1265        err = mlx4_qp_alloc(priv->mdev->dev, qpn, &priv->drop_qp, GFP_KERNEL);
1266        if (err) {
1267                en_err(priv, "Failed allocating drop qp\n");
1268                mlx4_qp_release_range(priv->mdev->dev, qpn, 1);
1269                return err;
1270        }
1271
1272        return 0;
1273}
1274
1275void mlx4_en_destroy_drop_qp(struct mlx4_en_priv *priv)
1276{
1277        u32 qpn;
1278
1279        qpn = priv->drop_qp.qpn;
1280        mlx4_qp_remove(priv->mdev->dev, &priv->drop_qp);
1281        mlx4_qp_free(priv->mdev->dev, &priv->drop_qp);
1282        mlx4_qp_release_range(priv->mdev->dev, qpn, 1);
1283}
1284
1285/* Allocate rx qp's and configure them according to rss map */
1286int mlx4_en_config_rss_steer(struct mlx4_en_priv *priv)
1287{
1288        struct mlx4_en_dev *mdev = priv->mdev;
1289        struct mlx4_en_rss_map *rss_map = &priv->rss_map;
1290        struct mlx4_qp_context context;
1291        struct mlx4_rss_context *rss_context;
1292        int rss_rings;
1293        void *ptr;
1294        u8 rss_mask = (MLX4_RSS_IPV4 | MLX4_RSS_TCP_IPV4 | MLX4_RSS_IPV6 |
1295                        MLX4_RSS_TCP_IPV6);
1296        int i, qpn;
1297        int err = 0;
1298        int good_qps = 0;
1299
1300        en_dbg(DRV, priv, "Configuring rss steering\n");
1301        err = mlx4_qp_reserve_range(mdev->dev, priv->rx_ring_num,
1302                                    priv->rx_ring_num,
1303                                    &rss_map->base_qpn, 0);
1304        if (err) {
1305                en_err(priv, "Failed reserving %d qps\n", priv->rx_ring_num);
1306                return err;
1307        }
1308
1309        for (i = 0; i < priv->rx_ring_num; i++) {
1310                qpn = rss_map->base_qpn + i;
1311                err = mlx4_en_config_rss_qp(priv, qpn, priv->rx_ring[i],
1312                                            &rss_map->state[i],
1313                                            &rss_map->qps[i]);
1314                if (err)
1315                        goto rss_err;
1316
1317                ++good_qps;
1318        }
1319
1320        /* Configure RSS indirection qp */
1321        err = mlx4_qp_alloc(mdev->dev, priv->base_qpn, &rss_map->indir_qp, GFP_KERNEL);
1322        if (err) {
1323                en_err(priv, "Failed to allocate RSS indirection QP\n");
1324                goto rss_err;
1325        }
1326        rss_map->indir_qp.event = mlx4_en_sqp_event;
1327        mlx4_en_fill_qp_context(priv, 0, 0, 0, 1, priv->base_qpn,
1328                                priv->rx_ring[0]->cqn, -1, &context);
1329
1330        if (!priv->prof->rss_rings || priv->prof->rss_rings > priv->rx_ring_num)
1331                rss_rings = priv->rx_ring_num;
1332        else
1333                rss_rings = priv->prof->rss_rings;
1334
1335        ptr = ((void *) &context) + offsetof(struct mlx4_qp_context, pri_path)
1336                                        + MLX4_RSS_OFFSET_IN_QPC_PRI_PATH;
1337        rss_context = ptr;
1338        rss_context->base_qpn = cpu_to_be32(ilog2(rss_rings) << 24 |
1339                                            (rss_map->base_qpn));
1340        rss_context->default_qpn = cpu_to_be32(rss_map->base_qpn);
1341        if (priv->mdev->profile.udp_rss) {
1342                rss_mask |=  MLX4_RSS_UDP_IPV4 | MLX4_RSS_UDP_IPV6;
1343                rss_context->base_qpn_udp = rss_context->default_qpn;
1344        }
1345
1346        if (mdev->dev->caps.tunnel_offload_mode == MLX4_TUNNEL_OFFLOAD_MODE_VXLAN) {
1347                en_info(priv, "Setting RSS context tunnel type to RSS on inner headers\n");
1348                rss_mask |= MLX4_RSS_BY_INNER_HEADERS;
1349        }
1350
1351        rss_context->flags = rss_mask;
1352        rss_context->hash_fn = MLX4_RSS_HASH_TOP;
1353        if (priv->rss_hash_fn == ETH_RSS_HASH_XOR) {
1354                rss_context->hash_fn = MLX4_RSS_HASH_XOR;
1355        } else if (priv->rss_hash_fn == ETH_RSS_HASH_TOP) {
1356                rss_context->hash_fn = MLX4_RSS_HASH_TOP;
1357                memcpy(rss_context->rss_key, priv->rss_key,
1358                       MLX4_EN_RSS_KEY_SIZE);
1359        } else {
1360                en_err(priv, "Unknown RSS hash function requested\n");
1361                err = -EINVAL;
1362                goto indir_err;
1363        }
1364        err = mlx4_qp_to_ready(mdev->dev, &priv->res.mtt, &context,
1365                               &rss_map->indir_qp, &rss_map->indir_state);
1366        if (err)
1367                goto indir_err;
1368
1369        return 0;
1370
1371indir_err:
1372        mlx4_qp_modify(mdev->dev, NULL, rss_map->indir_state,
1373                       MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->indir_qp);
1374        mlx4_qp_remove(mdev->dev, &rss_map->indir_qp);
1375        mlx4_qp_free(mdev->dev, &rss_map->indir_qp);
1376rss_err:
1377        for (i = 0; i < good_qps; i++) {
1378                mlx4_qp_modify(mdev->dev, NULL, rss_map->state[i],
1379                               MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->qps[i]);
1380                mlx4_qp_remove(mdev->dev, &rss_map->qps[i]);
1381                mlx4_qp_free(mdev->dev, &rss_map->qps[i]);
1382        }
1383        mlx4_qp_release_range(mdev->dev, rss_map->base_qpn, priv->rx_ring_num);
1384        return err;
1385}
1386
1387void mlx4_en_release_rss_steer(struct mlx4_en_priv *priv)
1388{
1389        struct mlx4_en_dev *mdev = priv->mdev;
1390        struct mlx4_en_rss_map *rss_map = &priv->rss_map;
1391        int i;
1392
1393        mlx4_qp_modify(mdev->dev, NULL, rss_map->indir_state,
1394                       MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->indir_qp);
1395        mlx4_qp_remove(mdev->dev, &rss_map->indir_qp);
1396        mlx4_qp_free(mdev->dev, &rss_map->indir_qp);
1397
1398        for (i = 0; i < priv->rx_ring_num; i++) {
1399                mlx4_qp_modify(mdev->dev, NULL, rss_map->state[i],
1400                               MLX4_QP_STATE_RST, NULL, 0, 0, &rss_map->qps[i]);
1401                mlx4_qp_remove(mdev->dev, &rss_map->qps[i]);
1402                mlx4_qp_free(mdev->dev, &rss_map->qps[i]);
1403        }
1404        mlx4_qp_release_range(mdev->dev, rss_map->base_qpn, priv->rx_ring_num);
1405}
Note: See TracBrowser for help on using the repository browser.